JPS59188773A - デ−タ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ転送装置に係シ、原画素データを単純な
アドレス変換を行ない、原図形を４５°回転された図形
を得ることができるデータ転送装置を提供することを目
的とする。

従来、テレビジョン受像管にある画像を映像しこれを例
えば回転させる等して種々の動画を得る装置がある。こ
の場合、画像のある点の座標を（ｘ、ｙ）、回転角をα
とすると、回転後の上記点の座標（ｘａ、ｙａ）は、 Ｙａ　”　ＹＣｏｓα＋ｘ　ｓｔｎα で表わされる。

従来の装置は、特に線画の回転を行なうもので、線画の
ある頂点の座標を上記（１）式を用いて演算し、回転後
の頂点座標を直線で結ぶこと罠より回転画像を得る。と
ころが、このものは原画が線画で々いような場合には画
素１個１個について座標変換を行なわなければならない
のでその演算が複雑になシ、特に１複雑な図形や画像を
回転させる場合等は演算量が膨大にカリ、これにより、
複雑な図形や画像を回転させる速度が遅くなる欠点があ
った。

本発明は上記欠点を除去したものであシ、以下、図面と
共にその一実施例について説明する。

例えば力１図に示す如く、横５個（アドレスＸ。

〜Ｘ４　）、縦５個（アドレスｙ。−Ｙ＜　）の計２５
個の画素よシなる図形を４５°回転させる場合について
説明する。このように図形が正方形である場合、９０°
、１８０°、２７０°の回転では回転後の画素が回転前
と同じ縦、横夫々５個ずつになるので後述の画素補間の
必要はないが、４５°、１３５°等の回転では以Ｔ説明
する画素補間が必要である。

例えは４５°回転後の画素アドレス（２，２）（第２図
中、画素番号「４」）を考えてみるに、この回転後の画
素アドレスの回転前の画素アドレスを（ｘ、ｙ）とする
と、（１）式より、２　＝　ＸＣＯ３４５°−ｙｓｉｎ
４５゜２　＝　ｙ　ｃｏｓ　４５°＋ｘｓｉｎ４５゜と
なシ、 −０ が求められる。従って、回転後の画素アドレス（２，２
）は回転前の画素アドレス（２，８３゜０）つまり（３
，０）（２，８３は四捨五入して３とする）の画素（第
１図中、画素番号「４」）を補間すればよい。このよう
に、図形を４５°回転する場合、回転前の画素アドレス
の縦横関係は回転後の画素アドレスのＭ横関係に一致し
得ないので、必ず近傍の画素で補間を必要とする。

本願発明は、このような画素補間を演算によって行なう
のでなく、アドレス変換という単純な方法で行なうもの
で、以下これについて説明する。

上記＜１）式は、α＝４５°の場合、 Ｘ＜ｓ＝　　　（ｘ　　ｙ） 〃 ｙ４５＝　　　（ｘ　＋　ｙ　） ９σ で表わされる。いま、回転前の’１０の行の画素を考え
てみるに、（２）式より、回転後の画素アドレスＯ）・
・・は夫々四捨五入して（１、Ｏ）　、　（３、０）。

（４，０）・・・となる。この他の行例えばｙｌの行で
は、回転後の画素アドレス（０，１）は回転前の画素ア
ドレス（１，１）に、同（１，２）は同（２，１）に、
同１’２．３）は同（４，ユ）に、同（３，４）は同（
５，１）に・・・夫々対応する。

つまシ、回転前の画素アドレスを画素３個につき１個間
引いて（ｙｏの行では画素番号「３」、７１０行では画
素番号［９Ｊ）４５°方向に並べ換えると第３図に示す
画像が得られる。

以下、第３図に示す画像を得る装置を第４図に示すブロ
ック系統図と共に説明する。端子１００に入来した第５
図（５）に示す転送命令信号ａはカウンタ１０１及びモ
ノマルチ１０２に供給される。カウンタ１０１からは信
号ａの発生毎にレベル反転される同図（Ｂ）に示す信号
すが取出される一方、モノマルチ１０２及びこれに縦続
接続されたモノマルチ１０３゜１０４　、１０５からは
夫々同図（Ｃ）　、　（Ｄ）　、（ト）、０に示す信号
ｃ、ｄ、ｅ、ｈが取出されるアンドゲート１０６におい
てカウンタ１０１の出力すとモノマルチ１０２の出力Ｃ
とのアンドがとられて同図（ト）に示す信号ｆが取出さ
れる一方、オアゲート１０７においてアンドゲート１０
６の出力ｆとモノマルチ１０４の出力ｅとのオアがとら
れて同図Ｑに示す信号ｇが取出される。

信号ｅは回転後画素メモリ１０８のプリセット可能なＸ
軸アドレス発生器（Ｘ軸アドレスカウンタ）１０９及び
プリセット可能なｙ軸アドレス発生器（ｙ軸アドレスカ
ウンタ）１１０に同時に供給され、メモリ１０８のＸ軸
アドレス及びｙ軸アドレスは信号ａの発生の度に例えば
＋１更新される。一方、信号ｇは回転前原画素メモリ１
１１のプリセット可能なＸ軸アドレスＣＸ軸アドレスカ
ウンタ）発生器１１２に供給され、これによシ、メモリ
１１１のＸ軸アドレスは信号ａの例えば奇数回目の発生
では＋２、偶数回目の発生では＋１更新される。又一方
、モノマルチ１０５からの信号りはメモリ１０８に書込
み指令信号、メモリ１１１に読出し指令信号として夫々
供給される。

ここで、行ｙ■の回転時におけるアドレス発生器１１２
のＸ軸アドレスはプリセットデータ設定装置（以下、プ
リセット装置という）１１３により（−２）、メモリ１
１１のｙ軸アドレスはプリセット装置１１８によシ（０
）、アドレス発生器１０９のＸ軸アドレスはプリセット
装置１１４によｐ−（＝１）アドレス発生器１１０のｙ
軸アドレスはプリセット装置１１５によｆｉ（−１）、
カウンタ１０１は端子１１７からの信号によシムレベル
に夫々初期設定されている。

いま、行ｙ■の回転時において、第１回目の読出し、書
込みを行なうに際し、メモリ１１１はアドレス発生器１
１２によりＸ軸アドレスを＋２更新されて画素アドレス
（ｏ、ｏ）のデータを読出す一方、メモリ１０８はアド
レス発生器１０９　、１１０によりＸ軸アドレス、ｙ軸
アドレスを夫々＋１更新されてメモリ１１１から読出さ
れたデータを画素アドレス（０，０）に（第１図中の画
素番号「１」をを第３図中のアドレス（ｘ　　、ｙ　　
）に）書込む。

■　　■ 第２回目の読出し、書込みを行々うに際し、メモリ１１
１はＸ軸アドレスを＋１更新されて画素アドレス（１，
０）のデータを読出す一方、メモリ１０８はＸ軸アドレ
ス、ｙ軸アドレスともに夫々＋１更新されてメモリ１１
１から読出されたデータを画素アドレス（１，１）に（
第１図中の画素番号「２」を第３図中のアドレス（ｘ　
　、ｙ　　）に）■　　の 書込む。第３回目の読出し、書込みを行なうに際し、メ
モリ１１１はＸ軸アドレスを＋２更新されて画素アドレ
ス（３，０）のデータを読出す一方、メモリ１０８はＸ
軸アドレス、ｙ軸アドレスともに夫々＋１更新されてメ
モリ１１１から読出されたデータを画素アドレス（２，
２）に（第１図中の画素番号「４」を第３図中のアドレ
ス（Ｘ■、ｙ［Ｆ］）に）書込む。以下、これと同様に
して第１図中の画素番号「５」が第３図中のアドレス（
３，３）に書込まれる。

行ｙ■の回転が終了すると、端子１１６からのプリセッ
ト命令信号によシヵウンタ１ｏ１、アドレス発生器１０
９　、１１０　、１１２が夫々プリセットされ、カウン
タ１０１は端子１１７からの信号によ＃）Ｌレベルに設
定される。行ｙ■の回転時におけるアドレス発生器１１
２のＸ軸アドレスはプリセット装置１１３によシ（−１
）、メモリ１１１のｙ軸アドレスはプリセット装置１１
８によシ（１）、アドレス発生器１０９のＸ軸アドレス
はプリセット装置１１４によシ（−１）、アドレス発生
器１１０のｙ軸アドレスはプリセット装置１１５により
（０）に夫々設定されている。

いま、行ｙ■の回転時において、第１回目の読出し、書
込みを行なうに際し、メモリ１１１はＸ軸アドレスを＋
２更新されて画素アドレス（１，１）のデータを読出す
一方、メモリ１０８はＸ軸アドレス、ｙ軸アドレスとも
に夫々＋１更新されてメモリ１１１からのデータを画素
アドレス（０，１）に（第１図中の画素番号「７」を第
３図中のアドレス（Ｘ■、ｙ■）に）書込む。第２回目
の読出し、書込みを行なうに際し、メモリ１１１はＸ軸
アドレスを＋１更新されて画素アドレス（２，１）のデ
ータを読出す一方、メモリ１０８はＸ軸アドレス、ｙ軸
アドレスともに夫々＋１更新されてメモリ１１１からの
データを画素アドレス（１，２）に（第１図中の画素番
号「８」を第３図中のアドレス（Ｘ■、ｙ■）に）書込
む。第３回目の読出し、書込みを行なうに際し、メモリ
１１１はＸ軸アドレスを＋２更新されて画素アドレス（
４，１）のデータを読出す一方、メモリ１０８はＸ軸ア
ドレス、ｙ軸アドレスともに夫々＋１更新されてメモリ
１１１からのデータを画素アドレス（２，３）に（第１
図中の画素番号「１０」を第３図中のアドレス（Ｘ■、
ｙ■）に）書込む。

以下同様にして、メモリ１１１から読出された第１図中
の行ｙ■〜行ｙ■゛の画素が４５°回転されて第３図に
示す如くメモリ１０８に書込まれる。このようにして、
第１図中の行ｙ毎に命令信号発生装置１１９からの信号
によシカウンタ１ｏ１、アドレス発生器１０９　、１１
０　、１１２がプリセットされ、がっ、プリセット装置
１１３１，１１４　、１１５　、１１８に設定されてい
る各ｙ行毎のプリセットデータが出力されてメモリ１１
１の読出しアドレス、メモリ１０８の書込みアドレスが
指令される。

なお、アドレス発生器１１０　、１０９のアドレスを更
新させる信号ｅは上記実施例のように＋１、アドレス発
生器１１２のアドレスを更新させる信号ｇは上記実施例
のように＋１．＋２に夫々限定されるものではなく、信
号ｅは−１、信号ｇは−１゜−２としてもよい。この場
合、上記実施例とは逆に、第１図に示すある行ｙの画素
のうちアドレスＸ■、Ｘ■、Ｘ■、Ｘ■、Ｘ■の画素デ
ータが読出されると共に、この画素データが第３図に示
すアドレスのうち例えば（Ｘ■、ｙ■）、（Ｘ■。

ｙ■）・（Ｘ■、ｙ■）、（Ｘ■、ｙ■）に書込まれる
。

又、説明を簡単にするために第３図示のアドレスはデカ
ルト座標の第■及び第■象限にあるように示したが、実
際にメモリ１０８に書込まれる画素のアドレスの座標は
全てｉＩ象限であシ、このようにメモリ１０８のアドレ
スは全てプラスであるように予めメモリ１０８をプリセ
ットしておくことが必要である。

更に、メモリ１０８にデータを書込む際、データを書込
まれない画素アドレスのデータをクリアしておくことが
必要である。

更に、カウンタ１０１は、端子１１７からのプリセット
命令信号によシ月レベル、Ｌレベルのいずれにもプリセ
ットし得、これによシ、画素番号「１」、ｒ２Ｊ　、　
ｒ４Ｊ　、　ｒ５Ｊ・・・、又は画素番号ｒｌｌ　、　
ｒ３１　。

「４」・・・の２通シの間引きを行なうことができる。

又更に、回転前原画素メモリのエリアＡと回転後画素メ
モリのエリアＢとが別々であれば、同一メモリユニット
を使用することもでき、この場合、原画素データをラッ
チしておくラッチ回路をエリアＡとエリアＢとの間に設
け、信号ａの発生の度にエリアＡのデータを読出しその
後エリアＢに書込む如く読出し、書込みを時分割的に行
なうように構成すればよい。

なお、第４図示の回路の機能の一部（例えば＋１、＋２
等のアドレス更新）はマイクロコンピュータによるソフ
トウェアで代用することもできる。

上述の如く、本発明になるデータ転送装置は、所定周期
で発生される転送指令信号の奇数（偶数）回目の発生で
はアドレスを＋２、偶数（奇数）回目の発生ではアドレ
スを＋１更新される第１のメモリと、転送指令信号の発
生の度ｉＣＸ軸アドレス系及びｙ軸アドレス系を共に＋
１更新される第２のメモリとよシなシ、転送指令信号の
発生毎に第１のメモリから読出されたデータを第２のメ
モリに書込むように構成したため、岸にアドレス変換を
行なうだけで画素を４５°回転せしめ得、各画素の座標
の演算を行なって画素を回転せしめる従来装置に比して
簡単に構成し得、しかも、高速度に回（せしめ得、これ
によシ、録画のみでなく２次元画像も高速に回転せしめ
得、特に、Ｘ軸アドレスとｙ軸アドレスとを入れ換えた
り、アドレスの更新を左右方向、上下方同道にすること
により、９０°、１８０°、２７０°の各回転図形と絹
合わせて１３５°。

２２５°、３１５°等の回転図形を回転誤差少なく得る
ことができる等の特長を有する。

【図面の簡単な説明】

第１図は回転前の原画素を示す図、第２図は４５゜回転
した原画素を示す原理図、第３図は本発明装置で得られ
る４５°回転した原画素を示す図、第４図は本発明装置
の一実施例のブロック系統図、第５図（８）〜■は本発
明装置の動作説明用信号波形図である。 １００・・・転送命令信号入力端子、１０１・・・カウ
ンタ、１０２〜１０５・・・モノマルチ、１０６・・・
アンドゲート、１０７・・・オアゲート、１０８・・・
回転後画素メモリ、１０９　、１１２・・・Ｘ軸アドレ
ス発生器、１１０・・・ｙ軸アドレス発生器、１１１・
・・回転前原画素メモ！Ｊ、１１３〜１１５　、１１８
・・・プリセットデータ設定装置、１１６゜１１７・・
・プリセット命令信号入力端子、１１９・・・命令信号
発生装置。 手続補正書 昭和５８年６月６日 １、事件の表示 昭和５８年特　許　願第　６３４８１　　号２、発明の
名称 データ転送装置 ３、補正をする者 特　　　許　出願人 住　所　　曇２２】　　神奈川県横浜市神奈用区守屋町
３丁目１２番地名称　（４３２）　　日本ビクター株式
会社代表者　取締役社長　　宍　道　−部 ４、代理人 明細書の発明の詳細な説明の欄。 Ｚ補正の内容 明細書中、第１６頁第１６行記載の「録画」を「線画」
と補正する。

Claims (1)

【特許請求の範囲】
1. アドレスに対応してデータをメモリされており、所定周
   期で発生される転送指令信号の奇数（偶数）回目の発生
   では該アドレスを±２、偶数（奇数）回目の発生では該
   アドレスを±１更新される第１のメモリと、Ｘ軸アドレ
   ス系及びｙ軸アドレス系を有し、上記転送指令信号の発
   生の度に該Ｘ軸アドレス系及びｙ軸アドレス系を共に±
   １更新される第２のメモリとよりなシ、上記転送指令信
   号の発生毎に、上記第１のメモリのアドレスから読出さ
   れたデータを該第２のメモリのアドレスに書込むことを
   特徴とするデータ転送装置。