JPS59188718A - キ−スキヤン入力方式マイクロコンピユ−タ - Google Patents
キ−スキヤン入力方式マイクロコンピユ−タInfo
- Publication number
- JPS59188718A JPS59188718A JP58063261A JP6326183A JPS59188718A JP S59188718 A JPS59188718 A JP S59188718A JP 58063261 A JP58063261 A JP 58063261A JP 6326183 A JP6326183 A JP 6326183A JP S59188718 A JPS59188718 A JP S59188718A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- key
- key switch
- reset
- inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Retry When Errors Occur (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、キースキャン人力装置を備えたマイクロコン
ピュータに関するものである。
ピュータに関するものである。
キースキャン方式の入力装置は少ない信号線で多くのキ
ースイッチを備えることかできるため、比較的低価格の
キーボ゛−ドや、電卓や電子腕時計等の携帯用電子機器
に応用されている。
ースイッチを備えることかできるため、比較的低価格の
キーボ゛−ドや、電卓や電子腕時計等の携帯用電子機器
に応用されている。
ギースキャン入力回路の例を第１図に示す。１はマイク
ロコンピュータ、２はキースイッチ、３は出力ボート、
４は入力ボート、５はプルダウン抵抗である。工Ｘ〜工
３の４本の入力ポート信号線はマイクロコンピュータに
内蔵されたプルダウン抵抗の作用により、通常り。レベ
ルに保たれている。ＵＱ−０３の４本の出力ボート信号
線は、一定の周期でスキャンされており、第１の状態で
は００，０１．０２，０５の順に、（Ｈｉ 、 Ｌ 。
ロコンピュータ、２はキースイッチ、３は出力ボート、
４は入力ボート、５はプルダウン抵抗である。工Ｘ〜工
３の４本の入力ポート信号線はマイクロコンピュータに
内蔵されたプルダウン抵抗の作用により、通常り。レベ
ルに保たれている。ＵＱ−０３の４本の出力ボート信号
線は、一定の周期でスキャンされており、第１の状態で
は００，０１．０２，０５の順に、（Ｈｉ 、 Ｌ 。
、Ｌｏ、Ｌｏ）レベル、第２の状態では（Ｌ、０゜Ｈｉ
、Ｌｏ’、ｎｏ）レベル、第３の状態では（Ｌ。
、Ｌｏ’、ｎｏ）レベル、第３の状態では（Ｌ。
、Ｌｏ 、Ｈｉ 、Ｌｏ ）レベル、第４の状態では（
Ｌｏ 、Ｌｏ 、Ｌｏ 、Ｈｉ）レベルとなり、これら
の４つの状態が繰り返されている。また、出方ボートの
駆動インピーダンスは、プルダウン抵抗ツインピーダン
スと比較して十分低く設定されている０たとえば、３２
がＨ５レベルの期間にはｄ２ラインに接続された４つの
キースイッチの情報が入力ボートに読み込まれる。
Ｌｏ 、Ｌｏ 、Ｌｏ 、Ｈｉ）レベルとなり、これら
の４つの状態が繰り返されている。また、出方ボートの
駆動インピーダンスは、プルダウン抵抗ツインピーダン
スと比較して十分低く設定されている０たとえば、３２
がＨ５レベルの期間にはｄ２ラインに接続された４つの
キースイッチの情報が入力ボートに読み込まれる。
電子腕時計のような高密度の実装効率が要求される超小
型機器においては、マイクロコンピュータのシステムリ
セット用キースイッチを専用に設けることは困難で、通
常、４個のキースイッチの同時押しにより、システムリ
セットを起動させる方法を用いるのが有利である。とこ
ろが、マイクロコンピュータが、システムダウンしてい
る時には、各出力ポートがＨｉレベルであるとは限らな
いため、前記の方法でシステムリセットを起動し、マイ
クロコンピュータを初期化することはできない。したが
って、従来はキースキャン入力方式によるマイクロコン
ビーータを備えた電子機器には専用リセットキーが必要
となり、機器の小型化やデザイン上の障害となっていた
。また、これを無視して、キーマトリックスのみで機器
を構成した場合には、システムダウン時に電池再投入に
よる始動が必要になることがあり、機器の商品としての
信頼度を低下させていた。
型機器においては、マイクロコンピュータのシステムリ
セット用キースイッチを専用に設けることは困難で、通
常、４個のキースイッチの同時押しにより、システムリ
セットを起動させる方法を用いるのが有利である。とこ
ろが、マイクロコンピュータが、システムダウンしてい
る時には、各出力ポートがＨｉレベルであるとは限らな
いため、前記の方法でシステムリセットを起動し、マイ
クロコンピュータを初期化することはできない。したが
って、従来はキースキャン入力方式によるマイクロコン
ビーータを備えた電子機器には専用リセットキーが必要
となり、機器の小型化やデザイン上の障害となっていた
。また、これを無視して、キーマトリックスのみで機器
を構成した場合には、システムダウン時に電池再投入に
よる始動が必要になることがあり、機器の商品としての
信頼度を低下させていた。
本発明は、上記の欠点を解決しようとするものでアリ、
マイクロコンピュータのシステムダウン時においても、
専用リセットキーを設けることなく、キーマトリックス
からのリセット起動が可能なキースキャン方式のマイク
ロコンピュータを提供することを目的としている。
マイクロコンピュータのシステムダウン時においても、
専用リセットキーを設けることなく、キーマトリックス
からのリセット起動が可能なキースキャン方式のマイク
ロコンピュータを提供することを目的としている。
また、本発明によるマイクロコンピュータは、マイクロ
コンピュータのシステムダウンを検知する手段と、シス
テムダウン時に出力ポートの状態を強制的に初期化する
手段を備え、マイクロコンビーータの非正常動作時にお
いても、キーマトリックスの特定のキースイッチまたは
特定のキースイッチ群の組み合せにより、システムリセ
ットを起動する手段を備えたことを特徴としている。
コンピュータのシステムダウンを検知する手段と、シス
テムダウン時に出力ポートの状態を強制的に初期化する
手段を備え、マイクロコンビーータの非正常動作時にお
いても、キーマトリックスの特定のキースイッチまたは
特定のキースイッチ群の組み合せにより、システムリセ
ットを起動する手段を備えたことを特徴としている。
第２図は、本発１ｉＡＫよるキースキャン久方方式マイ
クロコンピュータの実施例である。６，７はマスタース
レイブ型７リノプ７０ツブ、８はＮＯＲゲート、９はイ
ンバータ、１ｏはハーフピント型フリップフロップ、１
１は異電源間インターフェース、１２は出力バッ７ア、
１３はプルダウン抵抗、１４はキースイッチである。６
と７によりカウンターを構成しており、その人力クロッ
クはφ１で、ＩＨｚ信号である。また、１ｏにはアキュ
ームレータの最下位ビット出力である丁＼が入力されて
いる。ＳＷはτ０の読み込み信号である。
クロコンピュータの実施例である。６，７はマスタース
レイブ型７リノプ７０ツブ、８はＮＯＲゲート、９はイ
ンバータ、１ｏはハーフピント型フリップフロップ、１
１は異電源間インターフェース、１２は出力バッ７ア、
１３はプルダウン抵抗、１４はキースイッチである。６
と７によりカウンターを構成しており、その人力クロッ
クはφ１で、ＩＨｚ信号である。また、１ｏにはアキュ
ームレータの最下位ビット出力である丁＼が入力されて
いる。ＳＷはτ０の読み込み信号である。
１４はシステムリセットを起動させるＮＡＮＤゲートで
ある。
ある。
従来、アキュームレータの出力をインターフェースと出
力バッ７アを通して直接出力ポートへ出力していたが、
本実施例においては、出力ポートのｉｏの系統に限り、
新たにタイマーを設け、一定時間以上石０がＬｏレベル
になると、強制的に００をＨｔレベルへセットする欅能
がある。タイマーのクロック信号はＩＨｚであるから、
百〇が１〜２秒以上連続してＬＯレベルとなり、■０〜
Ｉ３に接続された４本の信号線のそれぞれについて１コ
のスイッチがＯＮしたとき、すなわち４キー同時押し入
力により、１４のＮＡＮＤゲートの作用により、ハード
ウェア的にシステムリセット動作へ移行する。
力バッ７アを通して直接出力ポートへ出力していたが、
本実施例においては、出力ポートのｉｏの系統に限り、
新たにタイマーを設け、一定時間以上石０がＬｏレベル
になると、強制的に００をＨｔレベルへセットする欅能
がある。タイマーのクロック信号はＩＨｚであるから、
百〇が１〜２秒以上連続してＬＯレベルとなり、■０〜
Ｉ３に接続された４本の信号線のそれぞれについて１コ
のスイッチがＯＮしたとき、すなわち４キー同時押し入
力により、１４のＮＡＮＤゲートの作用により、ハード
ウェア的にシステムリセット動作へ移行する。
さらに詳述すると、マイクロコンピュータの正常動作時
においては、Ｏ’１１．が１秒以上連続してＬＯレベル
となるような状態をソフトウェアで使用していないので
、ｉＸのレベルを観測することにより、システムダウン
状態の検知が可能になるのでアル。６，７のマスタース
レイブ型フリップフロップは、アキュームレータのＡｏ
倍信号レベルに応じて、Ａ Ｏ＝ Ｌ ｏの時にはリセ
ット状態、Ｋ。
においては、Ｏ’１１．が１秒以上連続してＬＯレベル
となるような状態をソフトウェアで使用していないので
、ｉＸのレベルを観測することにより、システムダウン
状態の検知が可能になるのでアル。６，７のマスタース
レイブ型フリップフロップは、アキュームレータのＡｏ
倍信号レベルに応じて、Ａ Ｏ＝ Ｌ ｏの時にはリセ
ット状態、Ｋ。
−Ｈｆの時には動作状態となる。Ａ Ｏ： Ｉ、 Ｑの
時には、ＮＯＲゲート８の作用により、ｏｏ＝Ｈ＜とな
るので、特別な処理なしにシステムリセット起動可能で
あるが１，４Ｑ＝ｌ（ｉの時にはＨｚの期間が１秒以上
続くと、７のＱ信号がＬｏからＨｆｆｌレベルへ反転シ
、マイクロコンピュータはシステムダウン検出状態とな
り、ｏＤのレベルを強制的にＨｊヘセットし、この状態
においてもシステムリセット起動可能とするのである。
時には、ＮＯＲゲート８の作用により、ｏｏ＝Ｈ＜とな
るので、特別な処理なしにシステムリセット起動可能で
あるが１，４Ｑ＝ｌ（ｉの時にはＨｚの期間が１秒以上
続くと、７のＱ信号がＬｏからＨｆｆｌレベルへ反転シ
、マイクロコンピュータはシステムダウン検出状態とな
り、ｏＤのレベルを強制的にＨｊヘセットし、この状態
においてもシステムリセット起動可能とするのである。
本発明によるキースキャン方式マイクロコンピュータを
使用すれば、キーマ） ＩＪソクス以外に専用リセット
キースイッチを必要としないので、機器の実装の効率と
自由度を高め、小型化が可能になり、電卓付電子腕時計
等の超小型電子機器のシステムダウン状態からのりスタ
ートを信頼性良〈実施例
使用すれば、キーマ） ＩＪソクス以外に専用リセット
キースイッチを必要としないので、機器の実装の効率と
自由度を高め、小型化が可能になり、電卓付電子腕時計
等の超小型電子機器のシステムダウン状態からのりスタ
ートを信頼性良〈実施例
第１図は、従来のキースキャン入力回路の例を示すブロ
ック図。 １・・・・・・マイクロコンピュータ ２・・・・・・キースイッチ ６・・・・・・出力ポ
ート４・・・・・・入力ボート ５・・・・・プル
ダウン抵抗第２図は、本発明によるキースキャン入力方
式マイクロコンピュータの実施例を示す回路図。 ６．７・・・・・・マスタースレイブ型フリップフロッ
プ ８・・・・ＮＯＲゲート ９・・・・・・インノく
一タ１０・・・・・・ハーフビット型フリツフフロツプ
１１・・・・・・異電源間インターフェース１２・・・
・・・出力ハッ７ア １３・・・・・・プルダウン抵抗 １４・・・・・・ＮＡＮＤゲート 以 上 第２図
ック図。 １・・・・・・マイクロコンピュータ ２・・・・・・キースイッチ ６・・・・・・出力ポ
ート４・・・・・・入力ボート ５・・・・・プル
ダウン抵抗第２図は、本発明によるキースキャン入力方
式マイクロコンピュータの実施例を示す回路図。 ６．７・・・・・・マスタースレイブ型フリップフロッ
プ ８・・・・ＮＯＲゲート ９・・・・・・インノく
一タ１０・・・・・・ハーフビット型フリツフフロツプ
１１・・・・・・異電源間インターフェース１２・・・
・・・出力ハッ７ア １３・・・・・・プルダウン抵抗 １４・・・・・・ＮＡＮＤゲート 以 上 第２図
Claims (1)
- 九本の入力ポート信号線と、ｍ本の出力ボート信号線を
マトリックス状に配列し、当該マトリックスの各交点に
キースイッチを備えたキースキャン入力方式のマイクロ
コンピュータにおいて、マイクロコンピュータの正常動
作時には、当該マトリックスの特定のキースイッチまた
は特定のキースイッチ群の組み合せによりシステムリセ
ットを起動する手段を有するとともに、マイクロコンピ
ュ〜りのシステムダウンを検知する手段と、システムダ
ウン時に出力ボートの状態を強制的に初期化する手段を
備え、マイクロコンピュータノ非正常動作時においても
、当該マトリックスの特定のキースイッチまたは特定の
今一スイッチ群の組み合せにより、システムリセットを
起動する手段を備えたことを特徴とするキースキャン入
力方式マイクロコンピュータ＠
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58063261A JPS59188718A (ja) | 1983-04-11 | 1983-04-11 | キ−スキヤン入力方式マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58063261A JPS59188718A (ja) | 1983-04-11 | 1983-04-11 | キ−スキヤン入力方式マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59188718A true JPS59188718A (ja) | 1984-10-26 |
| JPH0565893B2 JPH0565893B2 (ja) | 1993-09-20 |
Family
ID=13224154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58063261A Granted JPS59188718A (ja) | 1983-04-11 | 1983-04-11 | キ−スキヤン入力方式マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188718A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006096270A (ja) * | 2004-09-30 | 2006-04-13 | Hino Motors Ltd | 車両の前部構造 |
| JP2006347440A (ja) * | 2005-06-17 | 2006-12-28 | Hino Motors Ltd | 車両の前部構造 |
| JP2007038990A (ja) * | 2005-08-05 | 2007-02-15 | Hino Motors Ltd | 車両の前部構造 |
| JPWO2006038430A1 (ja) * | 2004-09-30 | 2008-05-15 | 日野自動車株式会社 | 車両用前部構造 |
-
1983
- 1983-04-11 JP JP58063261A patent/JPS59188718A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006096270A (ja) * | 2004-09-30 | 2006-04-13 | Hino Motors Ltd | 車両の前部構造 |
| JPWO2006038430A1 (ja) * | 2004-09-30 | 2008-05-15 | 日野自動車株式会社 | 車両用前部構造 |
| JP4854513B2 (ja) * | 2004-09-30 | 2012-01-18 | 日野自動車株式会社 | 車両用前部構造 |
| JP2006347440A (ja) * | 2005-06-17 | 2006-12-28 | Hino Motors Ltd | 車両の前部構造 |
| JP2007038990A (ja) * | 2005-08-05 | 2007-02-15 | Hino Motors Ltd | 車両の前部構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0565893B2 (ja) | 1993-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5922578Y2 (ja) | キ−ボ−ド装置 | |
| GB2329741A (en) | Liquid crystal display driver | |
| JPS5931892B2 (ja) | 半導体集積回路 | |
| JPS59188718A (ja) | キ−スキヤン入力方式マイクロコンピユ−タ | |
| US3906256A (en) | Drive pulse generator for use in electronic analog display clock apparatus | |
| KR970705120A (ko) | 액정 디스플레이(LCD) 보호 회로(Liquid Crystal Display(LCD) Protection Circuit) | |
| JP3258846B2 (ja) | キー入力方法及びキー入力装置 | |
| KR100365406B1 (ko) | 액정 디스플레이 컨트롤러의 자동 리셋 회로 | |
| US4235072A (en) | Motor drive circuit in digital type electronic time piece | |
| JP2797355B2 (ja) | Ｄ形フリップフロップ回路 | |
| JPS5850060A (ja) | 電子式卓上計算機 | |
| KR920006078B1 (ko) | 타임 체크 회로 | |
| JP2833603B2 (ja) | 発振装置 | |
| JPH0843501A (ja) | モード設定回路 | |
| KR890007272Y1 (ko) | 액정 표시용 콘트롤러의 어드레스 카운터 클럭 발생회로 | |
| JPH0777557A (ja) | 半導体集積回路装置 | |
| JPH0483414A (ja) | ラッチ回路 | |
| JPS61153720A (ja) | オ−トクリア方法およびそのための回路 | |
| JPH0432407B2 (ja) | ||
| JPH02168598A (ja) | インターロック動作順序判別回路 | |
| JPS6040048B2 (ja) | キ−ボ−ド用入力回路 | |
| JPS5834382A (ja) | 時計用マイクロプログラム制御回路 | |
| JPS63178297A (ja) | 液晶表示機能付きデ−タ処理装置 | |
| JPH01297573A (ja) | フリップフロップテスト方式 | |
| JPS61173366A (ja) | マイクロプロセツサのインタ−フエ−ス装置 |