KR920006078B1

KR920006078B1 - 타임 체크 회로

Info

Publication number: KR920006078B1
Application number: KR1019890019790A
Authority: KR
Inventors: 박종주
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1989-12-28
Filing date: 1989-12-28
Publication date: 1992-07-27
Also published as: KR910012870A

Abstract

내용 없음.

Description

타임 체크 회로

제1도는 본 발명에 의한 타입체크회로의 일 실시 회로도.

제2도는 제1도의 래치회로의 상세회로도.

제3도는 본 발명에 의한 전탁용 LSI의 타임체크를 위한 흐름도.

제4도는 1초 발생시 제1도의 각부 타이및 챠트.

* 도면의 주요 부분에 대한 부호의 설명

10 : 판단수단 20 : 기억수단

30 : 리세트 수단

본 발명은 전자식 탁상 계산기에 관한 것으로 특히 시계기능을 구비한 전자식 탁상 계산기의 타임 체크회로에 관한 것이다.

CMOS LSI와 액정표시기(LCD)를 결합하여 저소비전력 및 소형 박형화의 전자식 탁상 계산기가 매우 저렴한 값으로 대량 보급되고 있다. 전자식 탁상 계산기는 전탁용 LSI의 진보와 더불어 제품가격의 저하와 함께 다기능화 다품종화가 이루어지고 있다. 전탁용 LSI는 액정표시회로나 다수의 키이 스위치회로가 1칩 LSI내에 내광되어 있고 저전압구동으로 저소비전력이라는 특징으로 그 하드웨어의 설계변경 또는 추가로 다기능화가 진척되고 있다. 기존의 전탁용 LSI들은 연산기능만을 위주로 하며 제품화되었으나 점차 연산기능만을 수행시키던 것을 벗어나 여러 기능들을 종합화시키는 제품들로 반전되어 가고 있으며 특히 타임기능이 부가된 제품이 출하되고 있다. 이 타임기능이 부가된 제품에서는 타임 체크회로가 필수적으로 필요하다.

종래의 전탁용 LSI에서 타임기능을 활용한 것은 건전지의 전원소모를 줄이기 위해 일정시간이 지나면 자동적으로 전원을 차단시키기 위한 자동전원오프기능이 있었다.

본 발명의 목적은 전탁용 LSI에 연산기능과 시계기능을 하나의 시스템으로 구현할 수 있는 타임체크회로를 제공하는 데 있다.

상기 목적을 달성하기 위해 본 발명은 전탁용 LSI에 있어서 키이 오퍼레이션중의 1초 발생인가를 판단하기 위한 판단수단과, 이 판단수단에 의해 키이 오퍼레이션중의 l초 발생이면 이를 기억하기 위한 기억수단과, 키이 오퍼레이션 완료직후 상기 기억수단에 1초발생 체크신호가 기억되어 있으면 1초를 카운트함과 동시에 상기 기억수단을 자동 리세트시키기 위한 리세트수단을 구비한 것을 특징으로 한다.

첨부한 도면을 참조하여 본 발명을 보다 상세히 설명하면 다음과 같다.

제1도는 본 발명에 의한 전탁용 LSI의 타임체크회로의 열 실시 회로도이다. 제1도에서 판단수단(10)은 키이 오프레이션중의 1초 발생인가를 판단하기 위해 1초신호를 머신사이클의 명령인출 스테이트인 제1스테이트(S1)에서 제2클럭(ψ2)의 하강엣지에 동기하여 제1래치회로(L1)에 래치하고 이 래치회로(L1)의 부출력과 상기 1초신호를 NAND 게이트(G1) 및 NOT 게이트(G2)에 의해 논리적시켜 상기 1초신호의 상승엣지로부터 상기 제2클럭(

2)의 1주기를 펄스폭으로 하는 판단신호 A를 출력한다. 이 판단신호 A는 기억수단(20)에 공급되어 기억된다.

상기 기억수단(20)은 상기 판단신호의 상승엣지에서 "0"를 기억하기 위한 통상의 NOR 게이트(G3,G4)의 1bit 래치회로 구성을 한다. 상기 NOR 게이트(G3)의 출력단자 B는 "0"상태를 유지한다. 이 "0"상태는 NOT 게이트(G5,G6)를 차례로 거쳐서 타이머 인에이블 신호

로 제공된다. 한편 NOT 게이트(G5)에 의해 상기 "0"상태는 "1"상태로 반전 신호

는 리세트수단(30)에 공급된다.

상기 리세트수단(30)은 상기 반전된 신호 TIMER1을 제1클럭(

1)의 하강엣지에 동기하여 제2래치회로(L2)에 래치하여 제2클럭(

2)의 반주기반큼 지연된 신호 TD1를 출력한다. 이 지연된 신호 TD1는 NAND 게이트(G8)의 일축 입력단자에 입력된다. 이 NAND 게이트(G8)의 타측 입력단자에는 키이 오퍼레이션이 완료된 직후 다음 오퍼레이션을 수행할 수 있는 준비단계인 신호 CKI가 공급되고 다른 타측 입력단자에는 머신사이클의 실행 스테이트인 제3스테이트(

)와 제2클럭(

2)이 NOR 게이트(G7)를 통하여 공급된다. 따라서 NAND 게이트(G8)의 출력단자에는 다음 오퍼레이션 준비단계의 제3스테이트에서 제2클럭(

2)의 하강엣지에 동기하며 제2클럭(ψ2)의 펄스폭과 동일한 리세트신호가 출력된다.

이 리세트신호는 NAND 게이트(G9)를 거쳐서 상술한 기억수단(20)을 리세트시켜 1초 발생된 것을 클리어 시킨다.

상기 NAND 게이트(G9)에는 또한 전원리세트신호(

)가 가해져 초기전원 투입시 상기 기억수단(20)을 리세트시키도록 한다. 상기 기억수단(20)이 리세트되게 되면 타이머 인에이블신호(

)를 반전시켜 다음 1초 발생을 체크할 수 있는 상태로 한다.

상술한 제1 및 제2래치회로(L1,L2)는 제2도에 도시한 바와 같이 제1클럭형 CMOS 인버터(G10)의 입력단자 1에 데이타를 가하고 그 출력단자

를 인버터(G11)을 거쳐서 출력단자 Q에 연결하고 상기 인버터(G11)의 출력단자 Q를 제2클럭형 CMOS 인버터(G12)를 거쳐서 출력단자

에 연결하며 상기 제1 및 제2클럭형 인버터(G10,G12)의 클럭 입력단자 C,

에 시스템클럭이 공급되도록 구성한 것이다. 제4도에는 상술한 각 신호들간의 타이밍관계가 도시되어 있다.

제3도는 본 발명에 의한 타임체크회로를 구비한 전탁용 LSI의 흐름도이다. 제3도에서 시스템은 첫째로 키이 조작에 의해 키이 오퍼레이션을 수행할때 C경로를 통해 (나)블럭을 거쳐 키이 오퍼레이션을 실행하고 E 경로를 통해 다시 (가)블럭으로 돌아와 다음 오프레이션을 준비한다.

둘째로 1초가 발생하였을 경우 D경로를 통해 (다)블럭을 거쳐 1초에 대한 오퍼레이션을 실행하고 F경로를 통해 다시(가)블럭으로 돌아와 다음 오프레이션을 준비한다.

셋째로 첫번째와 두번째 경우인 키이 조작 또는 1초가 발생되지 않았을 경우는 계속 자기 자리에서 다른 오퍼레이션이 발생되는 것을 대기한다.

이와 같이 전탁용 LSI의 연산기능과 타임기능이 (가)블럭에서 분기되어 각각의 기능을 구현할 수 있는 경로로 분기되어 기 기능을 실행하며 각 오퍼레이션은 출발점과 귀환점을 (가)블럭으로 설정하였다. 이때 (가)블럭에 이르면 상술한 리세트수단(30)에 가해지는 준비단계인 신호 CK1="1"상태가 된다.

이와 같이 구성한 본 발명의 작용 및 효과는 다음과 같다.

제3도에서 어떤 키이 조작에 의해 키이 오퍼레이션을 실행하고자 (나)블럭에서 동작하고 있을때 제4도의 시간 t₀에서 1초가 발생하게 되면, 이미 키이 오퍼레이션을 실행중이기 때문에 이 1초가 발생하였다는 사실을 제1도의 판단수단(10)에 의해 기억수단(20)에 기억하였다가 키이 오퍼레이션이 완료된 후(제4도t₁) 준비단계가 (가)블럭에 이르면 바로 이 1초에 대한 오퍼레이션을 실행하고 다음 1초발생을 체크할 수 있도록 리세트수단(30)에 의해 자동리세트된다(제4도 t₂).

만약 1초와 키이 조작이 준비단계인 제3도의 (가)블럭에서 동시에 발생하였을 경우는 1초에 대한 오퍼레이션을 우선적으로 실행한다.

이와 같이 본 발명에서는 키이 오퍼레이션중에 1초가 발생하였더라도 이를 체크하였다가 수행중인 오퍼레이션을 완료시킬 수 있으므로 타임 오퍼레이션을 무리없이 수행해낼 수 있게 된다. 따라서 연산기능 및 시계기능을 하나의 시스템에 구현시킬 수 있다.

Claims

전탁용 LSI에 있어서 키이 오퍼레이션 중의 1초 발생인가를 판단하기 위한 판단수단과, 이 판단수단에 의해 키이 오퍼레이션중의 1초 발생이면 이를 기억하기 위한 기억수단과, 키이 오퍼레이션 완료직후 상기 기억수단에 1초발생 체크신호가 기억되어 있으면 1초를 카운트함과 동시에 상기 기억수단을 자동 리세트시키기 위한 리세트수단을 구비한 것을 특징으로 하는 타임체크회로.