JPS59188276A - 半導体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、半導体撮像装置、さらに詳しく言えば静電誘
導トランジスタ（ＳＩＴ）を用いて、光検出およびスイ
ッチング素子としての機能をもつ１つの画素セルを構成
し、これを多数配列した半導体撮像装置に関する。

（従来技術と問題点） 従来の半導体撮像装置のセルは、光検出用のグイオート
とスイッチング用のＭＯＳ）ランジスタにより構成され
ている。光検出をダイオードで行うために感度は低い。

また、ＭＯＳ）ランシスタをスイッチング用に使用して
いることから、スイッチングに伴う雑音か光の信号より
も大きくなり、この雑音の除去のために複雑な回路を設
ける必要があった。

そのため従来の半導体撮像装置では、感度を確保するた
めにある程度の面積か必要で、集積度を高める上に限界
がある。

この問題を解決するために、光検出に光感度の大きい静
電誘導ｌ・ランジスタを用いてゲート領域に光信号を蓄
積し、このゲート領域のポテンシャルに応じてソース・
ドレイン間の電流を制御して映像信号を取り出すことに
よって高い信号出力の得られる半導体撮像装置が提案さ
れている。（昭和５６年特許願第２０４６５６号、昭和
５７年特許願第１５７６９３）。

第１図は、従来のＳＩＴセルを用いた半導体撮像装置に
おける画素セルの素子断面図である。図において、１は
Ｓｔのｎ＋基板、２は高抵抗なｎ−Ｎ（ないしは真性半
導体層）、３は高不純物密度なｎ＋領領域らなる一方の
主電極（ドレイン）。

４は高不純物密度なｐ＋領領域らなる第１のゲート（コ
ントロールゲート）、５は高不純物密度なｐ＋領領域ら
なる第２のゲート（シールディングゲート）、６はコン
トロールゲート電極となる５ｎ０２膜、８はドレイン電
極、９は５ｉ０２膜。

１０はソース電極、１１はスイッチング用のトランジス
タ、φＳはその制御信号、１２はシールディングゲート
電極、１３はφＧという読み出しパルス電圧と図示しな
い画素選択回路からＳｎＯ□膜６に加える選択線、１４
は負荷抵抗、１５はビデオ電圧電源、１７は出力端子、
１８は光入力である。

第１図のＳＩＴセルにおいてコントロールゲートキャパ
シタ部６．９の作用を簡単に説明する。

まず光のない状態でコントロールゲート４のｐ＋領領域
フォトキャリアの蓄積がないものとする。

また図において光入力がある場合には図示されていない
遮光手段によりシールディングゲート５などには光が照
射されないものとする。

ＳＩＴを画素セルとするためにはチャンネルとなるｎ−
領域２の不純物密度は、おおよそｔｘｉｏ”ｃｍ−３以
下、ゲート、ソースおよびトレイン領域の不純物密度は
おおよそＩ　Ｘ　１０”’　ｃｍ−３以上とする。

ゲート電圧が０■でもドレイン・ソース間電流が流れな
いためには拡散電位のみでゲートとゲートの間、および
チャンネルがすでに空乏化するような寸法とゲート間隔
に選ばれている。コントロールゲート４やシールディン
グ５のｐ＋領域直下のデバイス厚み方向のポテンシャル
分布は表面側（ｐ＋層側）が高電位でソース１０のｎ＋
側が低電位をもち、ゲート領＠４．５とＳｉのｎ＋基板
１の間でダイオードが形成される接合となっている。

またドレイン３のｎ＋領域直下のデバイス厚さ方向の電
位分布はゲート３およびソース１０はビデオ電圧１５が
印加されていなければ等しく両者の領域の間のある地点
く真のゲート点と呼ぶ）で電位は、極大値をもっている
。このため、ドレイン３とソース１０間に電圧を印加し
てもトレイン領域は前記障壁による空乏層のひろがりに
よりピンチオフされていて流れない。また電源１５を印
加せずにゲート制御用パルス電圧φＧを通じてゲート電
極６に印加しても流れない。もちろんφＧまたはビデオ
電源１５のいずれか一方を印加した状態で光が照射され
ても電流は流れない。すなわちＳＩＴを用いたセルでは
光がコントロールゲート４に照射され直下のｐ十領域に
光励起された一方の電荷としてのホールが光量に応じて
蓄積され、ビデオ電圧電源１５がφＳによってドレイン
３゜ソース１０間に印加された状態で前述したドレイン
３のｎ＋領域直下に形成される真のゲートのポテンシャ
ルがある値に定まる。この状態で正の一定電圧ケートパ
ルスφＧがコントロールケ−トｔｉ極６に入力すると、
ここにゲート電極６．酸化膜９などで形成されたところ
のゲートキャパシタにパルスに応じた電圧がかかり、さ
らにこのゲートキャパシタと等価回路的には直列にコン
トロールゲート４ｐ＋領域からドレイン領域１０に向け
て形成されているダイオード接合容量（ＣＤＳ）が接続
さているから、前記印加されたパルス電圧は、ゲートキ
ャパシタとダイオード接合容１（ＣＤＳ）で分圧された
一部が、前記ダイオードの端子電圧、したがって、真の
ゲート電位を前の状態から分圧骨だけ引き下げ、この結
果はじめてポテンシャル障壁をこえてドレイン・ソース
間電流が得られるわけである。

なお、ドレイン・ソース間電流を効率良く制御するため
には、前述したポテンシャル障壁、すなわち、真のゲー
ト位置がソースドレイン間のドレイン３の近傍に形成さ
れることが望ましく、この理由により、真のゲートをソ
ース・ドレイン間のドレイン３の近傍に形成するために
は、例えば高抵抗ｎ一層２の厚みが３μｍであるとき、
ドレイン３の深さ０．１〜０．２μｍに対し、コントロ
ールゲート４．シールディング５の深さ１３は２〜２．
５μｍ必要となる。それ故、ゲート４の接合位置が深さ
２〜２．５μｍであるため短波長側の感度が５００ｎａ
ｎｏｍ付近までしか感度を得ることができない。（ここ
で、感度限界は、ピーク感度に対して１／１００の感度
までとする） なお、シールディングゲート５は画素間の信号分離を良
くするために設けたものである。したがってドレイン３
を２つのコントロールゲート４で挟むように構成すれば
必ずしもシールディングゲート５゛を必要としない。

（発明の目的） 本発明の目的は、このような半導体撮像装置をさらに改
善し、より短波長側の感度を有するようにし、短波長領
域の感度の優れた半導体撮像装置を提供することにある
。

（発明の構成） 前記目的を達成す名ために本発明による半導体撮像装置
は、高抵抗半導体から形成されたチャンネル領域を介し
て対向する一導電型の一生電極領域および地主電極領域
を前記両生電極領域間に流れる。電流を制御するために
、前記チャンネル領域に接して設けられた他導電型のコ
ントロールゲート領域とからなる静電誘導トランジスタ
から構成されており、かつコントロールゲート領域の少
なくとも一部にコンデンサを介して透明電極が形成され
ており、光励起によって生した電子正孔対の一方がコン
トロールゲート領域に蓄積され、これによって前記両生
電極領域間の電流を制御し得るように形成された画素セ
ルを複数個配列してなる半導体撮像装置において、コン
トロールゲート領域が光入射側表面としたとき表面から
の深さ方向が、前記コントロールゲート領域の周辺部に
対し、その内部を浅くして構成されている。

（発明の実施例） 以下図面等を参照して、本発明をさらに詳しく説明する
。

第２図は本発明の半導体撮像装置に使用する画素セルの
実施例を示す要素素子断面図である。この半導体撮像装
置の画素セルは、ゲート７に示すように、光入射側を表
面としたとき、表面からの深さ方向が、このゲート７の
周辺部に対してその内部を浅くしたことである。前述し
たように、高抵抗ｎ一層の厚みを３μｍ、ドレイン３の
深さ０．１〜０．２μｍとしたとき、コントロールゲー
トの作用が有効に働くためには、ゲート深さが２〜２．
５μｍ必要である。このコントロールゲートの作用の効
果に影響を与えることなく短波長側感度を改善するには
、ソース・ドレイン間電流の流れを制御するために、ソ
ース・ドレイン間電流の流れに面した側のゲートの深さ
を深くし、それ以外のゲート部分は浅くして、短波長側
の感度を改善することができる。コントロールゲート７
の構造を有することにより、読み出し電流に何等影響を
与えることなく、より短波長側の感度を得ることができ
る。例えば、コントロールゲート７においで１２−２０
μｍ、β１　＝３μｍにし、β３＝２．５μｍ。

、５４＝Ｑ、１μｍにすることにより、３５０　ｎａｎ
。

ｍ付近にまで感度を有するようになった。

このようなコントロールゲート７の構造を作製するには
、例えば、４１幅の部分だけ所望の深さ、例えば２，５
μｍイオン圧入技術、拡散技術によって形成し、次にβ
２幅にわたって所望の深さ、例えば０．１μｍイオン注
入技術または拡散技術によって形成し、作成することが
できる。

第３図は、第２図に示した本発明の半導体撮像装置の画
素セルの等価回路である。同図において光入力１８によ
りコントロールケート領域７にフォトホールの蓄積が行
われ、トランジスタ１１のヘース（ないしはゲー１−）
にφＳというパルス電圧が加わり、さらにψＧが印加さ
れると前述したように光入力１８に応じたドレイン電流
が生じ光出力信号がビデオライン１７より得られる。光
入力１８の強弱によって出力端子１７の光出力は変化し
、グイナミソクレンジが大きいという特性か得られ、光
増幅率は１０３と従来のバイポーラトランジスタよりも
１桁以上高感度である。ゲートキャパシタＣは前述のパ
ルス信号伝達の役割の他に直流カットしてフォトキャリ
アの蓄積を行う。

シールディングゲート５はコントロールゲート７と共同
してドレイン直下のれ一層に形成されるチャンネルを制
御すると共に複数の画素セルを集積化した場合に各画素
セルを空乏層で分離する役目をしている。

第４図は本発明に係る半導体撮像装置の１実施例を示す
セルマトリックス要部平面図である。同図において、４
−１は受光部としてのコントロールゲート領域、３はド
レイン領域、４−２および５はシールディングゲート領
域、１３はゲート制御パルス印加用のリード線、１６は
ビデオ信号ラインである。

第５図は第４図に示した平面形状の半導体撮像装置の要
部電気回路図である。同図において３０は本発明のフォ
トセルをマトリックスにしたもの、シールディングゲー
トは電源３５．抵抗３６．コンデンサ３７によって接地
もしくは、適当な逆バイアス電位に固定される。１１は
ビデオライン選択用のスイッチングトランジスタ、１２
はビデオライン選択パルスψＳを与えるビデオライン選
択回路、１４ば負荷抵抗、１５はビデオ電圧源、１８は
光入力である。

前述の実施例においては、ｎチャンネルで説明したが、
もちろんｐチャンネルでも良いことば明らかである。ま
た、前述実施例では、すべてデー１〜側のｎ＋ｆｆｊ　
３側にビデオ電圧源を印加し、ｎ＋基板１側を接地した
構成で説明したが、逆にｎ＋基板１側の電極１０にヒデ
オ電源を印加し、ゲート側のｎ＋層３を接地する逆動作
としてもよい。

また、チャンネル領域が逆導電型のＳＩＴで構成しても
よい。

なお、以上の実施例において、β４の深さを０゜１μｍ
〜２．５μｍの間に選ふと第６図に示すように、本発明
の半導体撮像装置の分光感度の短波長端を３５０ｎａｎ
ｏｍ〜５００ｎａｎｏｍの間で任意に選択することがで
きる。

（発明の効果） 以上説明したように、本発明によれば、ドレインないし
はソース領域とコントロールゲートおよびシールディン
グからなる静電誘導トランジスタで各画素セルを構成し
、これを複数１次元あるいは２次元方向に配列したもの
であり、１セル１トランジスタ構造である上に光増幅作
用が大きく低雑音なので装置の小型化、高集積化を図る
ことかできる。また高速動作が可能であるという本質的
特徴を有すると共にゲート領域の周辺部に比べ、その内
部を深さ方向に浅くした構造を導入することにより、よ
り短い波長領域にまで感度を持たせることができ、かつ
、分光感度の短い波長領域において波長範囲の制御を行
うことができる特性を持つ、優れた静電誘導トランジス
タ画素セルからなる半導体撮像装置が実現できる。

【図面の簡単な説明】

第１図は、従来の画素セルの素子断面図、第２図は本発
明に使用する画素セルの実施例を示す要素素子断面図、
第３図は第２図の等価回路図、第４図は本発明のセル要
部の平面図、第５図は本発明１．Ｑセルを２次元マトリ
ックスに配した撮ｊ象装置の要部電気回路図である。第
６図は、分光感度の短波長側端の特性図である。 ■・・・Ｓｉのｎ＋基板　　　　２・・・ｎ一層３・・
・トレイン ４・・・コントロールゲート ５・・・シールディングゲート 特許出願人　浜松ホトニクス株式会社 代理人　弁理士　　井　ノ　ロ　　壽 ２１図 １８ ± オ′３図 φｑ

Claims (1)

【特許請求の範囲】
1. 高抵抗半導体から形成されたチャンネル領域を介して対
   向する一導電型の一生電極領域および地主電極領域を前
   記両生電極領域間に流れる電流を制御するために、前記
   チャンネル領域に接して設けられた他導電型のコントロ
   ールケート領域とからなる静電誘導トランジスタから構
   成されており、かつコントロールゲート領域の少なくと
   も一部にコンデンサを介して透明電極が形成されており
   、光励起によって生じた電子正孔対の一方がコントロー
   ルゲート領域に蓄積され、これによって前記両生電極領
   域間の電流を制御し得るように形成された画素セルを複
   数個配列してなる半導体撮像装置において、コントロー
   ルゲート領域か光入射側表面としたとき表面からの深さ
   方向が、前記コントロールゲート領域の周辺部に対し、
   その内部を浅くして構成したことを特徴とする半導体撮
   像装置。