JPS59186055A - デバツグ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背■１ この発明は、プログラム中の誤りを見つ（プで必要なら
ばこれを直すためのデバッグ装置に関する。

近年、プログラムの品質の向上を図るためにモジューラ
・プログラミングと呼ばれるプログラムの設計、作成手
法が多用されるようになってきた。従来のプログラミン
グの手法は、プログラムの開始から終了まで数千ステッ
プもあるような長いプログラムを一連のものとして作成
するものである。これに対して新しいモジュール・プロ
グラミングはプログラム全体をいくつかの論理的な小部
分に分割し、各部分を数十ステップ程度のまとまりにモ
ジュール化するものである。そしてこれらのモジ１−ル
は、第１図に示すように階層的な構造に組立てられ、」
−位にあるものを親、下位にあるものを子として親子関
係を結んでいる。たとえば親モジコール・プログラム２
．１の実行中に子モジュール・プログラム２．１．１の
ＣＡＬＬ命令があるとプログラム２．１．１にジャンプ
してこのプログラム２．１．１が実行される。そしてプ
ログラム２．１．１中のＲＥＴＵＲＮ命令によって親プ
ログラム２．１に戻る。

このような階層的構造のプログラムに対するデバッグも
また各モジュールに注目して行なわれる。たとえばモジ
ュール２．１に注目してこのデバッギングを行なう場合
には、このモジュール２．１はその下位のモジュール２
．１．１〜２．１．３を含んでいるからこれらの下位の
モジュール・プログラムの実行も当然伴なうことになる
。ところが、上位のモジュールのデバッグ時には下位の
モジュール・プログラムのデバッグは既に概略的に完了
しているということが前提となっているのが一般的なや
り方である。

したがって効率的なデバッギングを行なうためには、上
位モジニＬ−ル２．１から下位モジュール２．１．１に
移ったときにはただちに上位モジュール２，１に戻づこ
とが必要となる。

ところで従来のデバッギングの一般的な手法は、デバッ
グ対象プログラムの所望箇所にブレーク・ポイントをあ
らかじめ設定し、この後このプログラムを実機（デバッ
グ対象プログラムを実行づるためのＣＰＵを含む装置）
により実行させ、設定されたブレーク・ポイン］・に至
ったときにプログラムの実行を停止させ、このとさの実
機のメモリやレジスタの内容をリード・ライトすること
により、命令やデータに誤りがあるかどうかをチェック
し、また必要ならばこれらを叱正Ｊる、というものであ
る。ブレーク・ポイン１〜の設定はデバッグ装置側で行
なわれる。従来はデバッグ装置に、ブ１ノーク・ポイン
］〜（ブレークづべきアドレス）をセラ１−するための
レジスタと、このレジスタにセットされたアドレスと実
機のアドレス・バスに出力されるアドレスどの一致をと
る比較回路とを設けていた。そして比較回路から出力さ
れる一致信号によって実礪のＣＰＵを停止さけてい１〔
。

このようなデバッグ装置は、従来のモジュール化されて
いない開始り日ろ終了まで一連に連続したステップから
なるプログラムのデバツギングには好適ではあるが、上
述のようなモジュール・プログラミングにより作成され
たプログラムのデバッギングに適用すると不便な点があ
った。たとえば子モジュール・プログラム２．１゜１の
全ステップを実行さゼ親モジュール・プログラム２．１
に戻したいときには、親プログラム２．１のリターンす
べきアドレスをその都度上記レジスタに設定しな（プれ
ばならない。これは、プログラムの構造の変化があるに
もかかわらずそれに対してデバッグ装置の改良がなされ
ていないからである。モジュール・プログラミング手法
と同様にデバッグ装置においても各モジュールを１個の
まとまりとして取扱うことが必要である。

づなわら、従来のデバッグにａ３いてよく用いられる手
法として、１命令ごとに順次実行させるステップ動作が
ある。これと同じように、子モジュール・プログラムを
１ステツプとして取扱うことができれば上記のような場
合にきわめて便利である。

発明の要点 この発明は、モジューラ・プログラミングにより作成さ
れたプログラムのデバッキングに好適であって、とくに
子モジュール・プログラムを１ステツプと同じように取
扱うことのできるデバッグ装置を提供することを目的と
する。

この発明によるデバッグ装置は、実機のＣＰＵのデータ
バスに現われるコール命令を検出する手段、上記ＣＰＬ
Ｊのデータバスに現われるリターン命令を検出する手段
、コール命令検出により加算しリターン命令、検出によ
り減算づる計数手段、１ステップ実行指令を入力するた
めのステップキー、およびステップキーによる入ツノが
あったときに上記ＣＰＵを実行させ、計数手段の計数値
が初期状態の場合には次のステップのタイミングでＣＰ
Ｕの実行を停止させるステップ実行制御手段、を備えて
いることを特徴とする。

コール命令が検出されたとぎには次にリターン命令が検
出されるまでが１ステツプとして擬制されているから、
少なくとも１つの子モジコールを１命令として取扱うこ
とができる。子モジコールにさらにその子モジュールが
付随している場合にはコール命令が連続して検出され、
その後コール命令と同数のリターン命令が検出されるの
で、複数の子モジュールが１ステツプとして擬制される
ことになる。したがって、既にデパックされた子モジュ
ール・プログラムをそのまま実行させて親プログラムに
戻したい場合には、従来のように親プログラムのアドレ
スをその都度設定する必要はなく、ステップキーを押す
だけでその子プ［１グラムが１ステツプとして実行され
親プログラムに戻るので、作業効率の高いデバッキング
が可能となる。

上記計数手段の割数値を強制的に初期状態に保持する手
段を備えるようにすれば、ステップキーを従来通りに１
ステップ実行の指令のためにも用いることができる。

実施例の説明 第２図にＪ３いて、デバッグ対象プログラムを実行する
実機にはＣＰＵ（１）がある。ＣＰＵ（１）からはアド
レスバス、データバスおよびコントロールバスが引出さ
れている。デバッグ装装置にもまたデバッキングを行な
うためのＣＰＵ（図示路）が備えられている。

デバッグ装置において、コントロール回路（２）にはＣ
ＰＵ（１）のコントロール信号が入力している。このコ
ントロール回路（２）は、ＣＰＵ　（１）の実行（開始
）および停止（ＲＵＮ／５ＴＯＰ＞の制御のための同期
信号ＴＰＩ、ＴＰ２を作成するものである（第３図参照
）。

デコーダ（３）は０ＡＬＬ（コール）命令およびＲＥＴ
ＬＪＲＮ　（リターン）命令を検出するものであり、そ
の入力側にはＣＰＵ（１）のデータバスが接続されてい
る。ＣＡＬＬ−命令およびＲＥＴｔＪＲＮ命令の各検出
信号はそれぞれＡＮＤ回路（１１）　　（１２）に送ら
れ、信号ＴＰＩのタンミンクで信号Ｌｌ、Ｄどしてカウ
ンタ（４）の加ｎ入力端子（ＣＵ）、減樟入力端子（Ｃ
Ｄ）にそれぞれ人力Ｊる。カウンタ（４〉は信＠Ｕの入
力によって＋１され、信Ｑ　Ｄの入力によっ−Ｃ−１さ
れる。デコーダ（５）は、カウンタ（４）の計数値を解
読するもので、この計数値がＯ（カウンタ（４）が初期
状態にある）のときに１」レベルの信号ＡＯを出力する
。

ステップ（ＳＴＥＰ）キー（９）は１ステツプの実行を
指令するためのものである。マクロ・ステップキー（８
〉は、ステップキー（９）による指令が、１命令の実行
か、子モジュールの１ステツプとしての実行かのいずれ
であるかを決定するためのものである。このマクロ・ス
テップキー（８）がオフにされるとカウンタ（４）は強
制的にリセット（初期状態）される。

したがってデコーダ（５）の出力ＡＯは常にＨレベルと
なっているのでＡ　Ｎ　Ｄ回路（１３）のゲートは開い
ている。

この状態でステップキー（９）が押されるとその立上り
が微分回路（１４）で検出され、この微分パルスＳはＯ
Ｒ回路（１７）を経てＤフリップフロップ（７）を強制
リセットする。このＤフリップフロップ（７）のレット
出力ＱはＣＰ（Ｊ（１）のプログラム実行を停止させる
ためのものである。Ｄフリップフロップ（７）のリセッ
ト己よってＣＰｔＪ（１）の動作停止が解除されるので
ＣＰＵ（１）はプログラムを実行Ｊ−る。

しかしながら、微分パルスＳはフリップ７０ツブ（６）
をセットし、そのレフｌ−出力はＡＮＤ回路（１３）を
経てＤフリップフロップ（７）のデータ入力端子にパノ
ｊする。Ｄフリップフロップ（７）のタイミング入力端
子王には信ＱＴＰ２が入ツノしている。したがって、Ｃ
ＰＬＪ（１）の次のフ１ツヂ・リイクルで１）フリップ
フロップ（７）がセットされるので、ＣＰＵ（１）の動
作は停止される。結局ＣＰＵ（１）は１命令のみを実行
することになる。これが従来から行イｆわれている１ス
テップ動作である。

ラン（ＲＡＮ）キー（１０）は（７止しているＣＰＵ（
１）の動作を聞夕（１さけプログラムを実行させるもの
である。このキー（１０）が押されるとそのＸ′Ｌ上り
が微分回路（１５）によって検出され、この微分信号は
ＯＲ回路（１７）を経てＤフリップ７０ツブ（７）を強
制リセットするので、ＣＰＵ　（１）の動作停止が解除
される。Ｄフリップフロップ（７）の出力Ｑの立下りが
微分回路（１６）で検出されフリップフロップ〈６）が
リセットされる結果、Ｄフリップフロップ（７）はリセ
ット状態に保持される。なお、１ステップ動作の制御時
には、微分パルスＳは若干遅延されるので（図示略）、
回路（１Ｇ）の微分パルスの方が早くフリップフロップ
（６）に入ノｊするようになっている。

マクロ・ステップキー（８）がオンされるとカウンタ（
４〉の強制リセツ１〜が解除される。

この状態でステップキー（９）が押された場合に、ＣＰ
Ｕ（１）のデータバスに川われるのが０ＡＬＬ命令以外
の命令のときにはカウンタ（４）の計数値はＯであって
変化しないので、デコーダ（５）からは１−ルベルの信
号△０が出力されたままであり、上述のようにＣＰｔＪ
（１）は１命令実行で停止づる。０ＡＬＬ命令が検出さ
れると、第３図を参照して、カウンタ（４）にモ１され
るのでデコーダ（５）の出力ＡＯはしレベルになる。し
たがってＡＮＤ回路（１３）のゲートが閉じ゛られ、ノ
リツブフロップく６）がセットされていたとしてもその
出力は常に「レベルになる。この結果、Ｄフリップフロ
ップ（７〉はセットされることはなくリセッ１へされた
状態に保持されるので、ＣＰＵ（１）４よ停止Ｉ！ず継
続してブ［ｌグラムを実行り−る。ぞしてＲＦＴＵＲＮ
命令が検出された時点でカウンタ（４）の泪数値が０に
なるので、デコーダ（５）の出力△ＯがＨレベルとなり
、次のＴＰ２のタミングでＤフリップフ［１ツブ（７）
がレットされ、ＣＰＵ（１）はその動作を停止する。　
ＲＥ　Ｔ　Ｕ　ＲＮ命令の検出以前に再びＣＡＬＬ命令
が検出された場合には、続けて２回のＲＥＴＵＲＮ命令
の検出までＣＰＵ　（１）はプログラム実行を継続する
のは容易に理解できるであろう。

なお、図示は省略されているが、デバッグ装置には従来
から用いられているブレーク・ポイント検出回路も含ま
れていることは言うまでもない。このブレーク・ポイン
ト検出回路は、ブレーク（停止）させるべきアドレスを
設定し、ＣＰＵ　（１）がデバッグ対象プログラムを実
行中に実行または参照したアドレスがこの設定アドレス
と一致したときに、ブレーク・ポイント検出回路を出ツ
ノするものである。ブレーク・ポイント検出回路は、た
とえばブレークさせるべきアドレスを設定するレジスタ
と、比較回路とからなり、比較回路は、レジスタに設定
されたアドレスとＣＰＵ（１）のアドレスバスから入ツ
ノするアドレスとが一致したときにブレーク・ポイント
検出信号を出ノＪする。この検出信号はＤフリップフロ
ップ（７）をセットするのに用いられる。

【図面の簡単な説明】

第１図はプログラムの階層的構造を示１図、第２図はこ
の発明の実施例を示すもので、デバッグ装置のブロック
図、第３図はデバッグ装置の動作を示づタイム・ヂャー
１〜である。 （１）・・・実機のＣＰＵ、（３）・・・コール命令、
リターン命令検出用デ゛コーダ、（／ｌ）・・・カウン
タ、（５）・・・ノｊウンタの初期状態検出用デコーダ
、（７）・・・ＣＩ−）Ｕ停止制御用Ｄフリップフロッ
プ、（８）・・・マクロ・ステップニ１−−１（９）・
・・ステップキー、（１３〉・・・ＡＮＤ回路。 １ス　　　上

Claims (2)

【特許請求の範囲】
1. （１）デバッグ対象プログラムを実行するＣＰＵのデー
   タバスに現われるコール命令を検出する手段、 上記ＣＰＵのデータバスに現われるリターン命令を検出
   する手段、 コール命令検出により加算しリターン命令検出により減
   算する計数手段、 １ステップ実行指令を入力するだめのステップキー、お
   よび ステップキーによる入力があったときに上記ＣＰＵを実
   行さぜ、計数手段の計数値が初期状態の場合には次のス
   デップのタイミングでＣＰＵの実行を停止させるステッ
   プ実行制御手段、を備えているデバッグ装置。
2. （２）計数手段の計数値を強制的に初期状態に保持する
   手段を備えている特許請求の範囲第（１）項記載のデバ
   ッグ装置。