JPS59185426A - 低温度ドリフトのｆｖ変換回路 - Google Patents
低温度ドリフトのｆｖ変換回路Info
- Publication number
- JPS59185426A JPS59185426A JP5995583A JP5995583A JPS59185426A JP S59185426 A JPS59185426 A JP S59185426A JP 5995583 A JP5995583 A JP 5995583A JP 5995583 A JP5995583 A JP 5995583A JP S59185426 A JPS59185426 A JP S59185426A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- speed
- trt
- temperature drift
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/06—Demodulating pulses which have been modulated with a continuously-variable signal of frequency- or rate-modulated pulses
Landscapes
- Pulse Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＦＶＶ換回路に関づる。
例えば、サーボモータ等の速度制御におい−（ｔよ、パ
ルスコーグやパルスジェネレータ等の速度検出器からパ
ルス列により速度を検出１）、それを一旦ＦＶコンバー
タによりアブログ電ｎ二に変換し、ノ７ノ′ログの速度
指令値との誤差電圧に位相補（ｄを施してトルク指令を
出している。
ルスコーグやパルスジェネレータ等の速度検出器からパ
ルス列により速度を検出１）、それを一旦ＦＶコンバー
タによりアブログ電ｎ二に変換し、ノ７ノ′ログの速度
指令値との誤差電圧に位相補（ｄを施してトルク指令を
出している。
本発明の目的は、このような速度制御方式等で使用され
るような、パルス列の繰返し周波数を）′ノー【］ググ
ミに変換する筒車な構成のトＶ変挽回路を３１Ｌ（１（
づることにある。
るような、パルス列の繰返し周波数を）′ノー【］ググ
ミに変換する筒車な構成のトＶ変挽回路を３１Ｌ（１（
づることにある。
さらに、本発明の目的は、オフレット電圧の発生が少な
く、かつ、温度ドリフトの極めて小さいＦＶ変変目回路
提供することにある。
く、かつ、温度ドリフトの極めて小さいＦＶ変変目回路
提供することにある。
以下、本発明の一実施例を図面と共に詳細に説明する。
第１図は、本ざｔ明のＦ Ｖ変換回路の一実施例で、Ｔ
１は人〕ｊ端子で、波形整形された可変の繰返し周波数
のパルス列Ｆｉが入力される。１はスピードアップ回路
で、インバータＧ ＋ 、Ｇ２ 、抵抗Ｒ＋ 、Ｒ２、
コンデンサＣ１で構成されている。
１は人〕ｊ端子で、波形整形された可変の繰返し周波数
のパルス列Ｆｉが入力される。１はスピードアップ回路
で、インバータＧ ＋ 、Ｇ２ 、抵抗Ｒ＋ 、Ｒ２、
コンデンサＣ１で構成されている。
２はスイッチング回路で、中速度スイッチング用トラン
ジスタＴがコレクタを接地して、かつ、逆モードに接続
されている。すなわち、トランジスタＴの１ミツタをコ
レクタとして、コレクタを］ミッタとして使用する逆モ
ード接続を行っている。
ジスタＴがコレクタを接地して、かつ、逆モードに接続
されている。すなわち、トランジスタＴの１ミツタをコ
レクタとして、コレクタを］ミッタとして使用する逆モ
ード接続を行っている。
そして、このような逆モード接続によっ−（、電流増幅
率ｈ Ｉ＝ 、が２以−りになる中速度スイッチング用
トランジスタが選ばれでいる３１例えば、ＮＰＮエピタ
キシャル形シリ−］ン１−ランジスタの２ＳＣ１３６や
２ＳＣ１３５等が使用されている。３は積分回路で、パ
ルス列Ｆ ｔに応じてコンデンサ′Ｃ２を充電し、その
充ｔｔ［圧をオペアンプＡからなる増幅回路４に出力し
、該増幅回路４から出力電圧Ｖｏを出力する。
率ｈ Ｉ＝ 、が２以−りになる中速度スイッチング用
トランジスタが選ばれでいる３１例えば、ＮＰＮエピタ
キシャル形シリ−］ン１−ランジスタの２ＳＣ１３６や
２ＳＣ１３５等が使用されている。３は積分回路で、パ
ルス列Ｆ ｔに応じてコンデンサ′Ｃ２を充電し、その
充ｔｔ［圧をオペアンプＡからなる増幅回路４に出力し
、該増幅回路４から出力電圧Ｖｏを出力する。
以上のような構成においで、入力端子−「１に、速度検
出器等からのパルスを波形整形して一定幅のパルスで構
成された可変の繰返し周波数のパルス列が導入されると
、スピードアップ回路１を介して１〜ランジスタ１”の
ベースに入力され、該トランジスタＴはパルス列に応じ
−ＣＯＮ −ＯＦｌ−を繰返す。第１図に示すように、
パルスが導入され４ｉ：ｔプれば、！〜ランジスタ゛ｒ
Ｌｌ： ＯＮ Ｌ （Ｊ、；す、パルスが入力される
毎に１〜ランジスタｒ ＩＬＬ○１−［づ−ることにな
る。とくに、スピード７７ツブ回路１を設（〕で、１〜
ランジスタＴが○Ｆ１−するとさ・、逆ベース電流を流
し、蓄積時間を小ざくなるようにしＣある。かくして、
トランジスタ１−は、パルス列［。
出器等からのパルスを波形整形して一定幅のパルスで構
成された可変の繰返し周波数のパルス列が導入されると
、スピードアップ回路１を介して１〜ランジスタ１”の
ベースに入力され、該トランジスタＴはパルス列に応じ
−ＣＯＮ −ＯＦｌ−を繰返す。第１図に示すように、
パルスが導入され４ｉ：ｔプれば、！〜ランジスタ゛ｒ
Ｌｌ： ＯＮ Ｌ （Ｊ、；す、パルスが入力される
毎に１〜ランジスタｒ ＩＬＬ○１−［づ−ることにな
る。とくに、スピード７７ツブ回路１を設（〕で、１〜
ランジスタＴが○Ｆ１−するとさ・、逆ベース電流を流
し、蓄積時間を小ざくなるようにしＣある。かくして、
トランジスタ１−は、パルス列［。
に応じてＯＮ −ＯＦ Ｆ−りるが、積分回路３の一１
ンデ゛ン’、） Ｃ２は１ヘランジスク−ｒがＯＦ ｌ
−のとき抵抗Ｒ：Ｉ 、 Ｒ４ヲ介Ｌ−ｃ、ｔ’ａ ｌ
−ｌ Ｖ ｒ＋ 「ｒ −（充電ｂ し、トランジスタ
ＴがＯＮのどき、該１゛・ランシスタＴを介して充電さ
れるため、−）ンデンリ０２には１〜ランジスタＴが単
位１１．１間内に○＋＝Ｆになる回数。
ンデ゛ン’、） Ｃ２は１ヘランジスク−ｒがＯＦ ｌ
−のとき抵抗Ｒ：Ｉ 、 Ｒ４ヲ介Ｌ−ｃ、ｔ’ａ ｌ
−ｌ Ｖ ｒ＋ 「ｒ −（充電ｂ し、トランジスタ
ＴがＯＮのどき、該１゛・ランシスタＴを介して充電さ
れるため、−）ンデンリ０２には１〜ランジスタＴが単
位１１．１間内に○＋＝Ｆになる回数。
すなわら、パルス列［二、の繰返し周波数に応じて充電
電圧が発生する。該充電電圧を増幅回路／１ ”Ｃ増幅
して出力電圧Ｖｏを端子−Ｔ２Ｊ、り出力する。。
電圧が発生する。該充電電圧を増幅回路／１ ”Ｃ増幅
して出力電圧Ｖｏを端子−Ｔ２Ｊ、り出力する。。
このようにして、パルス列の繰返し周波数に応じた電圧
Ｖｏを出力することどなる。なお、抵抗Ｒａ 、Ｒ４，
Ｒ５ｆ／）値（，１、Ｕ Ｖ 変４９ｒ （７） 直ｂ
ｌｉ ヲ良くするため、Ｒ３）Ｒ４＋Ｒシなる関係に
なるにう抵抗埴が選ばれている。また、第２図は、スピ
ードアップ回路の別の（苗成例で、０３はインバータ、
Ｒ３，Ｒ９は抵抗、Ｃ３はコンｆン１すであり、このよ
うなスピードアップ回路を第１図のスピードアップ回路
１の替りに使用してもよい。
Ｖｏを出力することどなる。なお、抵抗Ｒａ 、Ｒ４，
Ｒ５ｆ／）値（，１、Ｕ Ｖ 変４９ｒ （７） 直ｂ
ｌｉ ヲ良くするため、Ｒ３）Ｒ４＋Ｒシなる関係に
なるにう抵抗埴が選ばれている。また、第２図は、スピ
ードアップ回路の別の（苗成例で、０３はインバータ、
Ｒ３，Ｒ９は抵抗、Ｃ３はコンｆン１すであり、このよ
うなスピードアップ回路を第１図のスピードアップ回路
１の替りに使用してもよい。
以上のにうな構成及び作用をなＪ本発明のＦＶ変変目回
路、スイッチング１ヘランジスクとじて中速度スイッチ
ング用トランジスタを」レクタ接地で逆モード接続を行
い、そのときの電流増幅率１１「Ｆが２以上のものを使
用したから、Ｊミツターコレクタ間の飽和電圧が小さく
なり、そのため、オフセラｔ−’Ｍ汀の発生は少なく、
かつ、イのドリフ１〜も小さくなる。また、スピードア
ップ回路を付加してトランジスタＯＦＦ時の蓄積時間を
小さくしたので、温ｊ交に対する安定性が増加し、温度
ドリフトの小ざいものとなっている。
路、スイッチング１ヘランジスクとじて中速度スイッチ
ング用トランジスタを」レクタ接地で逆モード接続を行
い、そのときの電流増幅率１１「Ｆが２以上のものを使
用したから、Ｊミツターコレクタ間の飽和電圧が小さく
なり、そのため、オフセラｔ−’Ｍ汀の発生は少なく、
かつ、イのドリフ１〜も小さくなる。また、スピードア
ップ回路を付加してトランジスタＯＦＦ時の蓄積時間を
小さくしたので、温ｊ交に対する安定性が増加し、温度
ドリフトの小ざいものとなっている。
このように、本発明は、簡単な回路で、かつ、オフセッ
ト電圧の発生の少なく、湿度ドリフＩ〜の小さいＦＶ変
変目回路得ることができる。
ト電圧の発生の少なく、湿度ドリフＩ〜の小さいＦＶ変
変目回路得ることができる。
第１図は、本発明の一実施例の回路図、第２図は、スピ
ードアップ回路の一構成図である。 １・・・スピードアップ回路、２・・・スイッチング回
路、３・・・積分回路、４・・・増幅回路、−１−・・
・トランジスタ、Ｒ１−Ｒ９・・・抵抗、Ｃ１−・０３
・・・コンデンサ、Ａ・・・オペアンプ、Ｇ１・−Ｇ３
・・・インバータ。 特許出願人 フッ・太ツク 株式会社（はか１名）
ードアップ回路の一構成図である。 １・・・スピードアップ回路、２・・・スイッチング回
路、３・・・積分回路、４・・・増幅回路、−１−・・
・トランジスタ、Ｒ１−Ｒ９・・・抵抗、Ｃ１−・０３
・・・コンデンサ、Ａ・・・オペアンプ、Ｇ１・−Ｇ３
・・・インバータ。 特許出願人 フッ・太ツク 株式会社（はか１名）
Claims (1)
- 【特許請求の範囲】 （１〉一定パルス幅のパルス列をスイッチング回路に入
）ｊし、該スイッチング回路の出ノＪを積分回路で積分
して、上記パルス列の繰返し周波数を電圧に変換するＦ
ＶＶ換回路において、上記パルス列はスピードアップ回
路を介してスイッチング回路に入力され、該スイッチン
グ回路は逆モードで接続され、かつ、逆上−ドにおける
電流増幅率が２以上の中速度スイッチング用トランジス
タで構成されＣいることを特徴とする低温度ドリフトの
［：Ｖ変換回路。 （２）上記トランジスタは中速度スイッチング用Ｎ Ｉ
） Ｎエピタキシャル形シリコントランジスタである特
許請求の範囲第１項記載の低温度ドリフトのＦＶＶ換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5995583A JPS59185426A (ja) | 1983-04-07 | 1983-04-07 | 低温度ドリフトのｆｖ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5995583A JPS59185426A (ja) | 1983-04-07 | 1983-04-07 | 低温度ドリフトのｆｖ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59185426A true JPS59185426A (ja) | 1984-10-22 |
Family
ID=13128074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5995583A Pending JPS59185426A (ja) | 1983-04-07 | 1983-04-07 | 低温度ドリフトのｆｖ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59185426A (ja) |
-
1983
- 1983-04-07 JP JP5995583A patent/JPS59185426A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS603098A (ja) | 電圧電流変換回路 | |
| JPH0332026B2 (ja) | ||
| JPH0320090B2 (ja) | ||
| JPH0770975B2 (ja) | 波形変換回路 | |
| JPS59185426A (ja) | 低温度ドリフトのｆｖ変換回路 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPH0332113Y2 (ja) | ||
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPS58103221A (ja) | 可変発振器 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| SU987796A2 (ru) | Дифференциальный усилитель | |
| JP2001024490A (ja) | 電圧比検出回路 | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPS6133710Y2 (ja) | ||
| JPH0441610Y2 (ja) | ||
| JPH0328603Y2 (ja) | ||
| JPH0346574Y2 (ja) | ||
| JPH0717012Y2 (ja) | 基準電位変換回路 | |
| JP2586732B2 (ja) | 検波回路 | |
| JPS604613B2 (ja) | 差動増幅器 | |
| JPS61224513A (ja) | ヒステリシスを有する電圧比較回路 | |
| JPH0832443A (ja) | ゲート回路 | |
| JPS61264910A (ja) | レベルシフト回路 | |
| JPH0221927U (ja) |