JPS5918498Y2 - 基準電圧発生回路 - Google Patents

基準電圧発生回路

Info

Publication number
JPS5918498Y2
JPS5918498Y2 JP12515778U JP12515778U JPS5918498Y2 JP S5918498 Y2 JPS5918498 Y2 JP S5918498Y2 JP 12515778 U JP12515778 U JP 12515778U JP 12515778 U JP12515778 U JP 12515778U JP S5918498 Y2 JPS5918498 Y2 JP S5918498Y2
Authority
JP
Japan
Prior art keywords
circuit
voltage
output
reference voltage
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12515778U
Other languages
English (en)
Other versions
JPS5544323U (ja
Inventor
和明 桜井
良夫 吉田
Original Assignee
横河電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 横河電機株式会社 filed Critical 横河電機株式会社
Priority to JP12515778U priority Critical patent/JPS5918498Y2/ja
Publication of JPS5544323U publication Critical patent/JPS5544323U/ja
Application granted granted Critical
Publication of JPS5918498Y2 publication Critical patent/JPS5918498Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Control Of Voltage And Current In General (AREA)

Description

【考案の詳細な説明】 本考案は、ツェナーダイオードを用いた基準電圧発生回
路に関し、その目的はツェナー電流が出力におよぼす影
響を除去した基準電圧発生回路を提供することにある。
ツェナーダイオードを用いた従来の基準電圧発生回路の
一例を第1図に示す。
第1図において、ZDはツェナーダイオード、Rは抵抗
素子、SGはシグナルグランドを示すものである。
+Vは電源で、この電源をRを介してツェナーダイオー
ドZDに与えると、RとZDの接続点Jと、シグナルグ
ランFSG間より基準電圧VZが得られる。
このような第1図に示す回路は基準電圧発生回路として
従来から用いられているが、ツェナーダイオードを通る
電流i。
がシグナルグランドSGに流れるため、この第1図回路
に例えば第2図に示す如く出力回路を付加して用いると
、ツェナー電流i。
とこの出力回路の抵抗との積に相当する誤差が生じる。
即ち、第2図において、STAは第1図に示した基準電
圧発生回路、OUTは出力回路で、この出力回路におい
て、十〇はプラス出力端子、−〇はマイナス出力端子、
RVは分圧回路、A1はバッファアンプである。
分圧回路RVは基準電圧発生回路STAにおける接続点
JとシグナルグランドSGの間に並列に接続されている
分圧回路RVの分圧点はバッファ増幅器A1の(+)入
力端に接続され、A1の出力端はプラス出力ライン+0
1を介して出力端子子〇に接続され、又A1の(−)入
力端はプラスセンシングライン+Slを介して出力端子
子〇に接続されている。
分圧回路RVのシグナルグランドSG側はマイナスセン
シングラインーSを介して出力端子−〇に接続され、又
、−〇はマイナス出力ライン=01を介してパワーグラ
ンドPGに接続されている。
roはマイナスセンシングラインーSlに接続された抵
抗で、この抵抗は一りl自体の抵抗及びツェナーダイオ
ードZDのアノード電極と出力端子−〇との間にこの一
3lラインを介して接続される抵抗を示すものである。
このように、従来の基準電圧発生回路STAに出力回路
OUTを付加した第2図の回路において、分圧回路RV
より得られる分圧電圧をvZ′とすると、バッファ増幅
器A1の入力インピーダンスが高く、かつA1はその(
+)、 (−)入力端の電位が等しくなるように動作
するものであるから、ライン+01或いは+S1に抵抗
があっても、その抵抗に影響されずに出力端子+0には
VZ′の電圧が現われる。
一方、電源+VによりツェナーダイオードZDに流れる
電流をi。
とすると、この電流はマイナスセンシングラインーS1
を介して出力端子−Oに流れたのちマイナス出力ライン
−01を介してパワーグランドPGに流出する。
このため、この電流i。によりシグナルグランドSGの
電位はr。
xtoの電圧降下分だけ上昇する。
したがって、この基準電圧発生回路STAを用い、シグ
ナルグランドSGの電位を基準としてシステムを構成し
ようとする場合、出力端壬子〇、−0より得られる電圧
■Z′はr。
XIOの値だけ誤差となって現われる。
抵抗)。とじて例えばリレー回路が用いられる場合には
、このr。
とツェナー電流i。
による電圧降下は出力電圧VR’に対して無視できない
ものとなる。
本考案はこのような点にかんがみてなされたもので、そ
の一実施例を第3図に示す。
第3図において、ZDはツェナーダイオード、Rは抵抗
、A2は演算増幅器、R1はA2の(−)入力端と出力
端子間に接続された抵抗である。
A2の(−)入力端はツェナーダイオードZDのアノー
ド電極に接続され、A2の(+)入力端はシグナルグラ
ンドSGに接続されている。
演算増幅器A2には電池E1の正極側より電源電圧+V
が与えられ、電池E2の負極側より電源電圧−Vが与え
られるようになっている。
電池E1の負極側と電池E2の正極側は接続され、その
接続点はパワーグランドPGに接続されている。
演算増幅器A2の内部回路を第6図に示す。
第6図に示すこの構成の演算増幅器A2は既に周知のも
ので、μpc451 C,324Cとして多数市販され
ているものである。
第6図における記号Pは第3図に示す演算増幅器A2の
出力端子Pを示している。
演算増幅器A2の出力端のトランジスタQ1は電源電圧
+■に接続され、トランジスタQ2は電源電圧−Vに接
続されている。
このような構成の基準電圧発生回路STAに第2図に示
す出力回路OUTを付加した回路を第4図に示す。
なお第4図においては第3図に示す電池El、E2の回
路は省略しである。
第4図の出力回路OUTにおいて、プラス出力側は第2
図の出力回路OUTのプラス出力側と同一で゛あるので
゛、第2図と同−付量を付して再説明は省略する。
マイナス出力側において、分圧回路RVの一端はセンシ
ンググランドSGに接続され、このSGはマイナスセン
シングラインSlを介してマイナス出力端子−〇に接続
され、又−Oはマイナス出力ライン−O1を介してパワ
ーグランドPGに接続されている。
このような構成の第4図の回路においては、ツェナーダ
イオードZDによって得られる電圧■Zによる電流は分
圧回路RV→センシンググランドSG→マイナスセンシ
ングラインーSl→マイナス出力端子−〇を介してパワ
ーグランドPGに流れる。
分圧回路RVより得られる分圧電圧■Z′はバッファ増
幅器A1を介してプラス出力端子牛〇より出力される。
この出力電圧■Z′は第2図で説明した如くライン+0
1.+31の抵抗値には影響されないものである。
一方、電源電圧+VによりツェナーダイオードZDを流
れた電流i。
は、演算増幅器A2の入力インピーダンスが高いため、
演算増幅器A2の人、出力端子間に接続された抵抗R1
を通って演算増幅器A2の出力端子Pに流れ込む。
演算増幅器A2における出力端のトランジスタQ1は電
源電圧+V側に、Q2は電源電圧−V側に接続されてい
る。
このため、演算増幅器A2に流れ込んだツェナー電流i
は第3図に示す如く、トランジスタQ2を通って電源電
圧−■に流出する。
即ち、第3図の鎖線で示すように、演算増幅器A2に流
れ込んだツェナー電流i。
は電源電圧−V側を通じて正極側電池E1に戻るライン
を通る。
したがって、ツェナー電流i。
はシグナルグランドSGと第4図に示す出力端子−〇を
通ってパワーグランドPGを通るラインをバイパスする
ことになる。
このとき、演算増幅器A2の入力端子+、−間の電圧差
は零であるので、ツェナー電圧vZはツェナーダイオー
ドZDのアノード側があたかもシグナルグランドSGに
接続されているような電圧となる。
このため、マイナスシグナルラインーSlに抵抗r。
が存在しても、シグナルグランドSGの電位はツェナー
電流ioによって変動せず、シグナルグランドSGの電
位を基準電位としてシステムを構成しても誤差が生じる
ことはない。
なお、演算増幅器A2の出力端Pよりツェナー電流i。
に応じた電圧が取出される。この電圧が得られることは
本考案には直接関係はないが、安定電圧なので種々利用
することができる。
なお、本考案の基準電圧発生回路STAに用いられる出
力回路OUTの回路構成は特に限定するものではなく、
又、本考案に係る基準電圧発生回路STAは第5図のよ
うな構成であってもよい。
第5図において、A3は演算増幅器、R2,R3は抵抗
素子である。
この構成の基準電圧発生回路STAにおいては、ツェナ
ーダイオードZDと抵抗Rの接続点Jに生じるツェナー
電圧をVZとすると、演算増幅器A3の(−)入力端の
電位もvZとなり、A3の出力端には1υ11xvzで
表わされる一定電圧が3 生じ、この一定電圧による電流がツェナーダイオードZ
Dに与えられるようになるので、ZDと抵抗素子Rの接
続点Jより取出される電圧vZは第1図及び第2図に示
す回路より安定となる。
このような基準電圧発生回路においてもツェナーダイオ
ードZDに流れる電流i。
は負電源−V側に流出するので、この第5図の回路に例
えば第2図及び第4図に示す出力回路OUTを用いても
このツェナー電流i。
によってシグナルグランドSGの電位が変動することは
ない。
以上説明した如く、本考案によればツェナー電流が出力
に影響をおよぼすことのない基準電圧発生回路が極めて
簡単な構成によって得られる。
【図面の簡単な説明】
第1図は従来の基準電圧発生回路の一例の電気的接続図
、第2図は第1図の回路に出力回路を付加した電気的接
続図、第3図は本考案の基準電圧発生回路の一実施例の
電気的接続図、第4図は第3図の回路に出力回路を付加
した電気的接続図、第5図は本考案の基準電圧発生回路
の他の実施例の電気的接続図、第6図は本考案に用いら
れる演算増幅器の一般的構成図である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 抵抗とツェナーダイオードの直列回路に電源を与えてそ
    の抵抗とツェナーダイオードの接続点より一定電圧を得
    るようにした回路において、一方の入力端子と出力端子
    間に抵抗が接続されると共に他方の入力端子がシグナル
    グランドに接続され、正、負の電源で動作する演算増幅
    器を設け、前記電源によりツェナーダイオードに流れる
    電流を前記演算増幅器の一方の入力端子に供給するよう
    にした基準電圧発生回路。
JP12515778U 1978-09-12 1978-09-12 基準電圧発生回路 Expired JPS5918498Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12515778U JPS5918498Y2 (ja) 1978-09-12 1978-09-12 基準電圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12515778U JPS5918498Y2 (ja) 1978-09-12 1978-09-12 基準電圧発生回路

Publications (2)

Publication Number Publication Date
JPS5544323U JPS5544323U (ja) 1980-03-22
JPS5918498Y2 true JPS5918498Y2 (ja) 1984-05-29

Family

ID=29085816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12515778U Expired JPS5918498Y2 (ja) 1978-09-12 1978-09-12 基準電圧発生回路

Country Status (1)

Country Link
JP (1) JPS5918498Y2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5955488A (ja) * 1982-09-24 1984-03-30 セイコーエプソン株式会社 液晶駆動電圧内蔵の集積回路
JPS60149102A (ja) * 1984-01-14 1985-08-06 ロ−ム株式会社 複合抵抗装置の樹脂封入方法
JPS60149104A (ja) * 1984-01-14 1985-08-06 ロ−ム株式会社 複合電子部品の樹脂封入方法
JPS621201A (ja) * 1985-06-26 1987-01-07 株式会社 岡崎製作所 回転電気機械用測温抵抗体
JPH07304B2 (ja) * 1989-03-31 1995-01-11 太陽誘電株式会社 複合電子部品の外装樹脂成形用型

Also Published As

Publication number Publication date
JPS5544323U (ja) 1980-03-22

Similar Documents

Publication Publication Date Title
DE102012209717B4 (de) Analog-Digital-Wandler
GB2029586A (en) Resistance compensation in electrochemical measurements
JPH0420238B2 (ja)
US11222526B2 (en) Two-wire transmitter
JPS5918498Y2 (ja) 基準電圧発生回路
JPS60501035A (ja) 低減した入力バイアス電流を有する比較器回路
JPS5992717A (ja) 電気負荷用の耐短絡制御回路
JPS5894219A (ja) フイルタ回路
JPS5921216B2 (ja) 信号処理回路
US20060164128A1 (en) Low current power supply monitor circuit
RU1836671C (ru) Непрерывный стабилизатор посто нного напр жени
JPS6121517A (ja) 電源電圧異常状態検出回路
JPS6219974Y2 (ja)
JPH065644Y2 (ja) 電源電圧検査回路
JPS59117616A (ja) 定電圧回路
JPS5822329Y2 (ja) 過電圧保護手段を備えた増幅器
JPH0251144B2 (ja)
JPH0215129Y2 (ja)
SU1198488A2 (ru) Двухпол рный стабилизированный источник питани (его варианты)
JP2717539B2 (ja) 電源回路
JPH0453050Y2 (ja)
JPS5845148Y2 (ja) 警告装置
SU1406579A2 (ru) Стабилизатор посто нного напр жени
JPH0745024Y2 (ja) 入力保護回路
JPH0526810Y2 (ja)