JPS59183545A - 周期検出回路 - Google Patents

周期検出回路

Info

Publication number
JPS59183545A
JPS59183545A JP58057855A JP5785583A JPS59183545A JP S59183545 A JPS59183545 A JP S59183545A JP 58057855 A JP58057855 A JP 58057855A JP 5785583 A JP5785583 A JP 5785583A JP S59183545 A JPS59183545 A JP S59183545A
Authority
JP
Japan
Prior art keywords
output
state
counter
circuit
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58057855A
Other languages
English (en)
Inventor
Masaru Yamaguchi
勝 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58057855A priority Critical patent/JPS59183545A/ja
Publication of JPS59183545A publication Critical patent/JPS59183545A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、周期的に発生する特定コードを含む入力信号
に対して、前記特定コードの周期を検出する周期検出回
路に関する。
例えば同期信号は、入力信号中に一定周期で含まれ、受
信側では同期信号の周期を検出して該周期に従った受信
動作を行なう。入力信号中に含まれる特定コードの周期
がT1+ T2+・・・l  TNのうちいずれである
かを特定するために、従来は第1図に示すような周期検
出回路を用いている。すなわち、入力信号中の特定コー
ドをコード検出回路2によって検出し、コード検出回路
2の出力を複数の周期検出回路3,5.・・・、7に入
力させる。周期検出回路3は、周期T、を検出する回路
であシ、コード検出回路2が”1”を出力する周期がT
、である場合に検出出力を出す。周期検出回路5.・・
・。
7は、それぞれ周期T2. T3.・・・、Tやの検出
回路である。すなわち、従来は、コード検出回路2の出
力周期は、複数の周期検出回路によってそれぞれ別個に
判定され、いずれか1つの周期検出回路の出力によって
周期が判断される。従って、ハード量が大きくなるとい
う欠点がある。
本発明の目的は、上述の従来の欠点を解決し、1つの周
期検出回路によって少ないハード量で任意の周期を判断
することが可能な周期検出回路を提供することにおる。
本発明の周期検出回路は、入力信号中の特定コードを検
出するコード検出回路と、前記コード検出回路の出力に
よって起動され入力クロックをカウントするカウンタと
、前記コード検出回路の出力と前記カウンタの出力とを
入力し前記コード検出回路出力時の前記カウンタの出力
状態に応じて前記カウンタを他の状態に遷移させる遷移
回路と、該遷移回路の出力によシ前記特定コードの周期
を判断する状態出力回路とを備えだことを特徴とする。
なお、前記カウンタは前記遷移回路出力によって他の状
態にセットされた後も前記入力クロックをカウントし、
前記遷移回路は前記コード検出回路の次の出力によって
前記カウンタの出力状態に応じて前記カウンタを特定の
状態にセットし、前記状態出力回路は上記特定の状態に
よって前記特定コードの周期を判断するようにすれば周
期判断をよシ正確にすることができる。
次に、本発明について、図面を参照して詳細に説明する
第2図は、本発明の一実施例を示すブロック図である。
すなわち、入力信号は入力端子1からコード検出回路2
に入力され、コード検出回路2は入力信号中に含まれる
特定コードを検出したとき出力論理を1″としてカウン
タ10および遷移回路11に入力させる。一方、入力信
号に同期したクロックを入力端子9からカウンタ10に
入力さぜる。第3図(a)は上記クロックを示すタイム
チャート、第3図(b)は入力信号中の特定コードを示
すタイムチャートである。特定コードは周期T、で入力
される。従って、コード検出回路2の出力は周期T、で
°゛1”となる。カウンタ1oと遷移回路11とは、い
わゆるプログラムカウンタを構成し、その状態遷移図は
第4図に示すようになる。すなわち、コード検出回路2
の出力が0”であるときは、カウンタ10の状態は状態
0(例えばカウント値″0”)に留まシ、コード検出回
路2の1”出力によシカウンタ10が起動されて状態1
(例えばカウント値″1”)になシ、以後コード検出回
路2の出力が0”であればカウンタ10は、クロックご
とに状態2.状態3.・・・と歩進する。カウンタ10
の状態は、遷移回路11に供給されている。次にコード
検出回路2が再び特定コードを検出して1”を出力する
と、遷移回路11はこの時のカウンタ10の状態に応じ
て、カウンタ10を他の状態(例えばカウント値″10
0”の状態)に遷移させる。状態出力回路12は、この
ときの遷移回路11の出力を見て特定コードの周期を判
断し、判断結果を保持して出力端子13゜14、・・・
、15を介して出力する。コード検出回路2から2回目
の1”が出力されないときはカウンタ10は状態1→状
態2.・・・、状態Nと歩進して状態Oに戻る。
例えば周期が3クロツクであるときの状態遷移は次のよ
うになる。先ずコード検出回路2の最初の″1″出力に
よシ、カウンタ10が第1の状態にセットされ、以後1
クロツクごとに第2.第3の状態へと歩進する。コード
検出回路2の次の″1″出力によシ遷移回路11は、カ
ウンタ1゜の状態を他の状態(例えばカウント値″31
”(10進表示))に遷移させる。カウンタ1oに所定
の値をセットすると考えてもよい。このときカウンタ1
0にセットする値は、直前のカウンタ10の出力状態に
対応している。従って、状態出力回路12は上記遷移回
路11の出方によって、コード検出回路2の61′出力
の周期が3クロツクであることを判定して、その結果を
保持し出力端子13〜15へ出力する。カウンタ1oの
その後の動作は自由であるが、飼えばさらにlクロック
ごとに歩進させれば以下に示す別の実施例にょシ誤判定
を少なくすることが可能となる。なお、本実施例は、N
以下の任意の周期を判断することが可能であシ、従来の
ようにN個の周期検出回路を設ける必要がなく、少ない
ノ・−ド量で判断できるという効果かめる。
第5図は、本発明の他の実施例の状態遷移を示す図であ
る。第2図のブロック図は、この場合にも適用される0
すなわち、カウンタ10は、コード検出回路2が°゛1
′′を出力しない間は、状態0に留まっていて、コード
検出回路2の最初の1”出力により状態1となり、以後
クロックごとに歩例えばカウンタ2が状態3まで歩進し
た次にコード検出回路2が1″を出力すると、遷移回路
11はカウンタ10を他の状態3−1 (例えばカウン
ト値”31”)に遷移させる。しかし、このとき状態検
出回路12は未だ判断をしない。そして、カウンタ10
が上記他の状態に遷移した後に、さらにクロックごとに
歩進して状態3−3(例えばカウント値″33”)とな
り、次に遷移回路11が再びコード検出回路2の1”出
力を入力したとき、特定の状態例えば状態3−3を示す
信号を出力する。状態出力回路12は上記状態3−3に
より、周期3であることを判定して判定結果を保持し、
出力端子13〜15から出力する。すなわち、状態出力
回路12は、2回目のコード検出時のカウンタ10の状
態(まだは遷移回路11の出力)では周期判断をせず3
回目のカウンタ10の状態によって周期判断をする点が
前述の実施例と異なる。これによって誤判断を少なくす
ることができる利点がある。なお状態3−3で次の特定
コードが現われないときは、状態0に遷移する。
以上のように、本発明においては、カウンタの状態とコ
ード検出回路の出力に対応してカウンタの状態を対応し
た他の状態に遷移させる遷移回路を備えて、該遷移回路
の出力によって特定入力コードの周期を判定するように
構成したから、従来のように複数の周期検出回路を設け
ないで少ないハード量で特定コードの周期検出をするこ
とができるという効果がある。なお、上記遷移回路の1
回目の出力でなく、2回目以後の出力によって周期判断
するようにすれば誤判定を少なくすることができる。
【図面の簡単な説明】
第1図は従来の周期検出回路の一例を示すブロック図、
第2図は本発明の一実施例および他の実施例を示すブロ
ック図、第3図は上記実施例の入力クロックおよび特定
コードを示すタイムチャート、第4図は上記実施例の動
作を説明するための状態遷移図、第5図は他の実施例の
状態遷移図である0 図において、1・・・入力端子、2・・・コード検出回
路、3〜7・・・T、〜T、周期検出回路、9・・・ク
ロンク信号の入力端子、10・・・カウンタ、11・・
・遷移回路、12・・・状態出力回路、13〜15・・
・出力端子0 代理人 弁理士柱 1)俊 宗 第1因 第2因 第3図 (a)目下ロー「げ工−一一一一一 第4図

Claims (1)

    【特許請求の範囲】
  1. (1)入力信号中の特定コードを検出するコード検出回
    路と、前記コード検出回路の出力によって起動され入力
    クロックをカウントするカウンタと、前記コード検出回
    路の出力と前記カウンタの出力とを入力し前記コード検
    出回路出力時の前記カウンタの出力状態に応じて前記カ
    ウンタを他の状態に遷移させる遷移回路と、該遷移回路
    の出力によシ前記特定コードの周期を判断する状態出力
    回路とを備えたことを特徴とする周期検出回路。 (2、特許請求の範囲第1項記載の周期検出回路におい
    て、前記カウンタは前記遷移回路出力によって他の状態
    にセットされた後も前記入力クロックをカウントし、前
    記遷移回路は前記コード検出回路の次の出力によって前
    記カウンタの出力状態に応じて前記カウンタを特定の状
    態にセットし、前記状態出力回路は上記特定の状態によ
    って前記特定コードの周期を判断することを特徴とする
    もの。
JP58057855A 1983-04-04 1983-04-04 周期検出回路 Pending JPS59183545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58057855A JPS59183545A (ja) 1983-04-04 1983-04-04 周期検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58057855A JPS59183545A (ja) 1983-04-04 1983-04-04 周期検出回路

Publications (1)

Publication Number Publication Date
JPS59183545A true JPS59183545A (ja) 1984-10-18

Family

ID=13067600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58057855A Pending JPS59183545A (ja) 1983-04-04 1983-04-04 周期検出回路

Country Status (1)

Country Link
JP (1) JPS59183545A (ja)

Similar Documents

Publication Publication Date Title
KR950005940B1 (ko) 클럭 감시 회로
US6008672A (en) Input signal reading circuit having a small delay and a high fidelity
US20020008548A1 (en) Device for detecting abnormality of clock signal
JPS59183545A (ja) 周期検出回路
JPH11509658A (ja) 拡張されたチップ選択リセット装置および方法
JPH06188872A (ja) 同期保護回路
JPH06204993A (ja) クロック断検出回路
JPH04178047A (ja) スキュー補償方式
JPH0537573A (ja) データ断検出回路
JPH07212413A (ja) 非同期データの受信回路
JPS62160834A (ja) Ais信号受信回路
JP2973613B2 (ja) プログラマブルカウンタ
JP2591210B2 (ja) 信号検出回路
KR200262927Y1 (ko) 클럭 페일 검출장치
JPH08237241A (ja) シリアルデータ通信の受信クロック生成回路
JPH0591148A (ja) 信号断検出回路
JP2619939B2 (ja) 同期パターン検出回路
JP3025702B2 (ja) ロック検出回路
JPH0388535A (ja) 受信データ処理装置
JPH07319576A (ja) クロック断検出回路
JPS6059415A (ja) クロック断検出回路
JPH0637633A (ja) 周波数比較回路
JPH0758888B2 (ja) 信号脱落検出回路
JP2002064370A (ja) エッジ検出回路
JPH11212663A (ja) クロック信号断検出回路