JPS62160834A - Ａｉｓ信号受信回路 - Google Patents
Ａｉｓ信号受信回路Info
- Publication number
- JPS62160834A JPS62160834A JP202586A JP202586A JPS62160834A JP S62160834 A JPS62160834 A JP S62160834A JP 202586 A JP202586 A JP 202586A JP 202586 A JP202586 A JP 202586A JP S62160834 A JPS62160834 A JP S62160834A
- Authority
- JP
- Japan
- Prior art keywords
- ais
- signals
- reception
- output
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ディジタル通信システムにおけるＡＩＳ信号
（Ａｌａｒｍ Ｉｎｄｉｃａｔｉｏｎ ５ｔｌｎｃｔｌ
）の受信回路に係り、特に９１ゴ誤判定を防止するに
好適なＡＩＳ信号受信回路に関する。
（Ａｌａｒｍ Ｉｎｄｉｃａｔｉｏｎ ５ｔｌｎｃｔｌ
）の受信回路に係り、特に９１ゴ誤判定を防止するに
好適なＡＩＳ信号受信回路に関する。
ディジタル通信システムにおいである次群のディジタル
パスで障害が発生した場合、下位群ディジタルパスの障
害ではないことを通知して保守上の混乱を避けるため、
ＡＩＳ信号を下位解機器に送信することが行なわれてい
る。ＡＩＳ信号としては一般にオールマーク信号が用い
られ、従来のＡＩＳ信号受信回路は例えば特公昭６０−
２１５０５号公報に記載のように受信データ中の“１°
信号の個数をカウントして“１°信号が所定数以上連続
した場合にＡＩＳ信号と判定していた。
パスで障害が発生した場合、下位群ディジタルパスの障
害ではないことを通知して保守上の混乱を避けるため、
ＡＩＳ信号を下位解機器に送信することが行なわれてい
る。ＡＩＳ信号としては一般にオールマーク信号が用い
られ、従来のＡＩＳ信号受信回路は例えば特公昭６０−
２１５０５号公報に記載のように受信データ中の“１°
信号の個数をカウントして“１°信号が所定数以上連続
した場合にＡＩＳ信号と判定していた。
このような従来のＡＩＳ信号受信回路に対し、一定期間
の°ＯＩ信号の個数をカウントし、°０“毎号が所定数
以下の場合にオールマーク１百号と判定してＡＩＳ信号
を検出する方式が提案されている。１０″信号をカウン
トする場合は一般にカウンタの段数が少な（済み、１″
帛易かつ経隣的な回路構成が実現できる。
の°ＯＩ信号の個数をカウントし、°０“毎号が所定数
以下の場合にオールマーク１百号と判定してＡＩＳ信号
を検出する方式が提案されている。１０″信号をカウン
トする場合は一般にカウンタの段数が少な（済み、１″
帛易かつ経隣的な回路構成が実現できる。
ところが、“に、又“０”信号の個数をカウントする場
合、従来用いられているようなセットリセット形のフリ
ップ７ａツブでは出力が非同期となり易く、セット リ
セットが重なると出力が不定となって誤検出を行な５お
それがあった。
合、従来用いられているようなセットリセット形のフリ
ップ７ａツブでは出力が非同期となり易く、セット リ
セットが重なると出力が不定となって誤検出を行な５お
それがあった。
本発明の目的は、受信データの１に、又“０”信号の個
数を正確にカウントでき、受信誤判定の少ないＡＩＳ信
号受信回路を提供することにある。
数を正確にカウントでき、受信誤判定の少ないＡＩＳ信
号受信回路を提供することにある。
本発明は、受信データ中のｌＯ°信号の個数をカウント
してＡＩＳ信号の受信判定を行なうに当たり、受信りａ
ツクに同期した同期カウンタ方式を採用し、ＡＩＳ受信
判定時の受信データの状態に応じて同期カウンタの初期
値をセットしてやることにより正確に°０１信号の個数
をカウントできるようにしたものである。
してＡＩＳ信号の受信判定を行なうに当たり、受信りａ
ツクに同期した同期カウンタ方式を採用し、ＡＩＳ受信
判定時の受信データの状態に応じて同期カウンタの初期
値をセットしてやることにより正確に°０１信号の個数
をカウントできるようにしたものである。
〔発明の実施例〕
以下、本発明の一実施例を第１図から第５図により脱明
する。
する。
第１図は、本発明の一実施例によるＡＩＳ信号受信回路
の構成図である。本実施例は、ＡＩＳ受信判定のだめの
一定期間内に受信データ中の°０“イぎ号の個数が２個
以下であった場合にＡＩｓ信号受信と判定するものであ
る。巣１図では１〜４により同期式カウンタが構成され
ており、１はフリップフロップ２０大力条件を作成する
ゲート組合せ回路、２はカウンタの下位ビット用フリッ
プフロップ、３はフリップフロップ４の入力条件を作成
するゲート組合せ回路、４はカウンタの上位ビット用フ
リップフロップである。また、５はＮＡ Ｍｌ）ゲート
、６はＡＩＳ判定用フリップフａツブ、７はＡｌ５９信
判定周期ごとに受信データの１ビット幅の同期パルスｃ
ＡＩｓＤＥＴ）を発生するパルス発生回路である。
の構成図である。本実施例は、ＡＩＳ受信判定のだめの
一定期間内に受信データ中の°０“イぎ号の個数が２個
以下であった場合にＡＩｓ信号受信と判定するものであ
る。巣１図では１〜４により同期式カウンタが構成され
ており、１はフリップフロップ２０大力条件を作成する
ゲート組合せ回路、２はカウンタの下位ビット用フリッ
プフロップ、３はフリップフロップ４の入力条件を作成
するゲート組合せ回路、４はカウンタの上位ビット用フ
リップフロップである。また、５はＮＡ Ｍｌ）ゲート
、６はＡＩＳ判定用フリップフａツブ、７はＡｌ５９信
判定周期ごとに受信データの１ビット幅の同期パルスｃ
ＡＩｓＤＥＴ）を発生するパルス発生回路である。
第１図中１〜４で構成される同期カウンタは。
受信りａツクＣＣＬＫ）に同期し、同期パルス発生時に
初期値設定された凌受信データＣＤＡ７’、４）中の゛
に、又“０”信号によりカウントアツプする七の状態４
移を第２図に示す。第２図中、円内の右桁数値は下位ビ
ット用フリップフロップ２の出力Ｑ１を、左桁数値は上
位ビット用フリップフロップ４の出力Ｑ２を示している
。まず、同期パルス発生時に受（ｉデータが１０“信号
ならばカウンタ埴は１０１′にセットされＣＣＡＳＥ１
１“１”イぎ号ならば“００“にセットされるＣＣＡＳ
Ｅ２）。その後は次の１司期パルスが米ろまでｓＯ“信
号をカウントし、°０１信号の個数が３個以上になると
“１１°の状態を保持し絖ける。ＡＩＳ受信受信周定周
期ぎて次の同期パルスが発生すると、受信データの状態
に応じて再び初期値がセントされる。
初期値設定された凌受信データＣＤＡ７’、４）中の゛
に、又“０”信号によりカウントアツプする七の状態４
移を第２図に示す。第２図中、円内の右桁数値は下位ビ
ット用フリップフロップ２の出力Ｑ１を、左桁数値は上
位ビット用フリップフロップ４の出力Ｑ２を示している
。まず、同期パルス発生時に受（ｉデータが１０“信号
ならばカウンタ埴は１０１′にセットされＣＣＡＳＥ１
１“１”イぎ号ならば“００“にセットされるＣＣＡＳ
Ｅ２）。その後は次の１司期パルスが米ろまでｓＯ“信
号をカウントし、°０１信号の個数が３個以上になると
“１１°の状態を保持し絖ける。ＡＩＳ受信受信周定周
期ぎて次の同期パルスが発生すると、受信データの状態
に応じて再び初期値がセントされる。
第１図のＨＡＮＤゲート５は、この同期カウンタで°に
、又“０”信号のカウント数が２個以下の場合（第２図
中、二重円で示す）をテコードし、ＡＩｓ判定用フリッ
プフａノブ６はＮＡＮＤゲート５の出力を同期パルスで
取り込んでＡＩＳ出力とする。
、又“０”信号のカウント数が２個以下の場合（第２図
中、二重円で示す）をテコードし、ＡＩｓ判定用フリッ
プフａノブ６はＮＡＮＤゲート５の出力を同期パルスで
取り込んでＡＩＳ出力とする。
第３図に、第１図の各部数形のタイムチャート例を示す
。第３図中、ＣＡＳＥｌはＡＩＳ受信判定周期すにおい
て同期パルス発生時の受信データがｌＯ“信号の場合を
示しており、°に、又“０”信号の個数が周期αで２個
、周期すで５個以上の場合である。同様に、ＣＡＳＥ２
は周期すにおいて周期パルス発生時の受信データが”１
°信号の場合を示しており、°０゛信号の個数が周期α
で３個、周期すで零（即ちオール“１”）の場合である
。
。第３図中、ＣＡＳＥｌはＡＩＳ受信判定周期すにおい
て同期パルス発生時の受信データがｌＯ“信号の場合を
示しており、°に、又“０”信号の個数が周期αで２個
、周期すで５個以上の場合である。同様に、ＣＡＳＥ２
は周期すにおいて周期パルス発生時の受信データが”１
°信号の場合を示しており、°０゛信号の個数が周期α
で３個、周期すで零（即ちオール“１”）の場合である
。
第３図ＣＡＳＥ１の場合、周期αで同期カウンタはｌＯ
“信号の個数を２個カウントし、下位ビット用フリップ
フロップ２の出力Ｑ１がＬ１上位ビット用フリツブフａ
ツブ４の出力Ｑ２がＨとなる。従ってＨＡＮＤゲート５
の出力はＨとなり、ＡＩＳ判定用フリツブフａツブ６は
これを同期パルスの立上がりエッヂでラッチしてＡＩＳ
出力とする。続く周期すにおいては、周期パルス発生時
に受信データが°０“信号であるため、同期カウンタの
初期値を”０１’（Ｑｌ：Ｈｒ Ｑ ２ ： Ｌ ）に
セットする。そして、同期パルス発生時のものも含めて
°に、又“０”信号が５個以上であるため、次のＡＩＳ
受信判定時には出力Ｑ１νＱ２はＨ＋ Ｈとなり、ＮＡ
ＮＤゲート５の出力はＬとなってＡＩＳ出力されない。
“信号の個数を２個カウントし、下位ビット用フリップ
フロップ２の出力Ｑ１がＬ１上位ビット用フリツブフａ
ツブ４の出力Ｑ２がＨとなる。従ってＨＡＮＤゲート５
の出力はＨとなり、ＡＩＳ判定用フリツブフａツブ６は
これを同期パルスの立上がりエッヂでラッチしてＡＩＳ
出力とする。続く周期すにおいては、周期パルス発生時
に受信データが°０“信号であるため、同期カウンタの
初期値を”０１’（Ｑｌ：Ｈｒ Ｑ ２ ： Ｌ ）に
セットする。そして、同期パルス発生時のものも含めて
°に、又“０”信号が５個以上であるため、次のＡＩＳ
受信判定時には出力Ｑ１νＱ２はＨ＋ Ｈとなり、ＮＡ
ＮＤゲート５の出力はＬとなってＡＩＳ出力されない。
ＣＡＳＥ２の場合、周期αではＩＯ“信号が３個のため
前記同様にＨＡＮＤゲート５の出力はＬとなりＡＩＳ出
力されない。そして、周期すでは周期パルス発生時に受
信データが°１“信号であるため周期カウンタは’００
’（Ｑｌ：ＬｔＱ２：Ｌ）にセットされる。以後、周期
すではオール°１”信号のため出力Ｑ １ ｔ Ｑ ２
はＬｒＬのままで、次のＡＩＳ受信判定時にＨＡＮＤゲ
ートの出力はＨとなりＡＩＳ出力される。
前記同様にＨＡＮＤゲート５の出力はＬとなりＡＩＳ出
力されない。そして、周期すでは周期パルス発生時に受
信データが°１“信号であるため周期カウンタは’００
’（Ｑｌ：ＬｔＱ２：Ｌ）にセットされる。以後、周期
すではオール°１”信号のため出力Ｑ １ ｔ Ｑ ２
はＬｒＬのままで、次のＡＩＳ受信判定時にＨＡＮＤゲ
ートの出力はＨとなりＡＩＳ出力される。
以上述べた通り、本発明によれば、受信データ中の１に
、又“０”信号の個数をカウントするカウンタを受信り
ａツクに同期した同期カウンタ方式とし、かつＡＩＳ’
７信判定タイミング時の受信データの状態をセットでき
るため、受信データ中の°に、又“０”信号の個数を正
確にカウントすることができ、Ａ Ｉ Ｓ イｇ号の受
信誤判定を防止できる。
、又“０”信号の個数をカウントするカウンタを受信り
ａツクに同期した同期カウンタ方式とし、かつＡＩＳ’
７信判定タイミング時の受信データの状態をセットでき
るため、受信データ中の°に、又“０”信号の個数を正
確にカウントすることができ、Ａ Ｉ Ｓ イｇ号の受
信誤判定を防止できる。
第１図は本発明の一実施例によるＡｌｓイぎ号受４７１
回路の構成図、第２図は第１図の周期カウンタの状態遷
移図、第５図は第１図の各部数形のタイムチャートであ
る。 １＋５・・・ゲート組合せ回路 ２ν４り６・・・フリップフロップ ５・・・ＭＡＮＤゲート ７・・・パルス発生回路
回路の構成図、第２図は第１図の周期カウンタの状態遷
移図、第５図は第１図の各部数形のタイムチャートであ
る。 １＋５・・・ゲート組合せ回路 ２ν４り６・・・フリップフロップ ５・・・ＭＡＮＤゲート ７・・・パルス発生回路
Claims (1)
- １、ディジタル通信システムにおけるＡＩＳ信号を受信
する回路において、受信データ中の“０”信号の個数を
所定数だけカウントする受信クロックに同期した同期カ
ウンタと、一定周期毎に受信データの１ビット幅の同期
パルスを発生するパルス発生回路と、前記同期カウンタ
の出力を前記同期パルスで保持するフリップフロップと
を備え、前記同期カウンタの初期値を前記同期パルス発
生時の受信データが“１”信号の時は“０”に、又“０
”信号の時は“１”にセットするよう構成したことを特
徴とするＡＩＳ信号受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP202586A JPS62160834A (ja) | 1986-01-10 | 1986-01-10 | Ａｉｓ信号受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP202586A JPS62160834A (ja) | 1986-01-10 | 1986-01-10 | Ａｉｓ信号受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62160834A true JPS62160834A (ja) | 1987-07-16 |
Family
ID=11517788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP202586A Pending JPS62160834A (ja) | 1986-01-10 | 1986-01-10 | Ａｉｓ信号受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62160834A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03229555A (ja) * | 1990-02-05 | 1991-10-11 | Fujitsu Ltd | 障害通知信号検出回路 |
-
1986
- 1986-01-10 JP JP202586A patent/JPS62160834A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03229555A (ja) * | 1990-02-05 | 1991-10-11 | Fujitsu Ltd | 障害通知信号検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005054B1 (ko) | 기수/우수의 필드 검출장치 | |
| US5271040A (en) | Phase detector circuit | |
| US3705398A (en) | Digital format converter | |
| US4247936A (en) | Digital communications system with automatic frame synchronization and detector circuitry | |
| US4163946A (en) | Noise-immune master timing generator | |
| JPS62160834A (ja) | Ａｉｓ信号受信回路 | |
| JPH01205237A (ja) | 同期機能不全検出 | |
| CA1087745A (en) | Data sync acquisition in an asynchronous binary address decoder | |
| US4327442A (en) | Clock recovery device | |
| US5148450A (en) | Digital phase-locked loop | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| JPH0453081Y2 (ja) | ||
| JPS63312754A (ja) | エラ−発生回路 | |
| JP2591210B2 (ja) | 信号検出回路 | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| JP2616395B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JPH01129676A (ja) | 高品位テレビジョン信号の判別回路 | |
| JPS59183545A (ja) | 周期検出回路 | |
| KR100393421B1 (ko) | 동기식 에이에프 변환기의 카운터 시스템 | |
| JPS62214733A (ja) | 符号誤り検出装置 | |
| JPS5918897B2 (ja) | 送信局における伝送結果判定装置 | |
| JPH0247850U (ja) | ||
| JPS6212225A (ja) | デイジタルｐｌｌ回路 | |
| JPS62239742A (ja) | デ−タ処理回路 | |
| JPS6031686A (ja) | 周波数カウンタ |