JPS59182625A - アナログスイツチ回路 - Google Patents
アナログスイツチ回路Info
- Publication number
- JPS59182625A JPS59182625A JP58056963A JP5696383A JPS59182625A JP S59182625 A JPS59182625 A JP S59182625A JP 58056963 A JP58056963 A JP 58056963A JP 5696383 A JP5696383 A JP 5696383A JP S59182625 A JPS59182625 A JP S59182625A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- time
- load
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はオペアンプの立上り動作の速いアナログス・イ
ンチ回路に関する。
ンチ回路に関する。
従来、オペアンプをスイッチングさせて使用する場合、
第１図のような方式がとられていた。第２図に示すよう
な制御信号Ｔ１が時間ｔ１の間はＮＰＮ ）ランジスタ
４はＯＮして、点７をＧＮＤレベルまで下げる。従って
このとき入力電圧Ｖｉは制御回路２に伝達されない。Ｔ
Ｉが時間ｔ２の間、トランジスタ４はＯＦＦしてＶｉを
制御回路２に伝達して、この制御回路２はＶｌの電圧に
よって制御される。Ｔ１が時間１．からｔｚに切り換わ
るとき、発振防止用コンデンサ３は■１に応じた電圧ま
で充電されなければないないので、点７の出力Ｔ２がＶ
ｉに定常的に安定するまでに遅れ時間が生ずる。ＥＦＴ
システムなどの高精度が要求されるシステムでは、この
遅れ時間による誤差が問題となっていた。
第１図のような方式がとられていた。第２図に示すよう
な制御信号Ｔ１が時間ｔ１の間はＮＰＮ ）ランジスタ
４はＯＮして、点７をＧＮＤレベルまで下げる。従って
このとき入力電圧Ｖｉは制御回路２に伝達されない。Ｔ
Ｉが時間ｔ２の間、トランジスタ４はＯＦＦしてＶｉを
制御回路２に伝達して、この制御回路２はＶｌの電圧に
よって制御される。Ｔ１が時間１．からｔｚに切り換わ
るとき、発振防止用コンデンサ３は■１に応じた電圧ま
で充電されなければないないので、点７の出力Ｔ２がＶ
ｉに定常的に安定するまでに遅れ時間が生ずる。ＥＦＴ
システムなどの高精度が要求されるシステムでは、この
遅れ時間による誤差が問題となっていた。
この発明は上述された遅れ時間を減するような回路構成
を考案したものである。
を考案したものである。
第３図にその構成を示す。制御スイッチ８は制御信号Ｔ
１で制御さｔｚ、ＴＩが時間ｔ１の間は入力端子１２と
シコートシており、時間ｔ２の間は入力端子１１とシａ
ｔ・している。Ｔ１がｔｌの間、Ｖｉは無効負荷をなす
第１制御回路９に伝達され有効負荷をなす第２制御回路
１０には伝達されない。またＴＩがｔｚの間、Ｖｉは第
２制御回路１０に伝達され、第１制御回路９には伝達さ
れない。従って、ＴＩがｔｚの間のみ第２制御回路１０
をＶｉで制御することができる。フまり、実質的な動作
を必要としないｔｌの間も９、有効負荷１０と同様な構
成の無効負荷９とオペアンプ１とを接続してオペアンプ
１を常時動作状態におくことができ、発振用コンデンサ
３を所望の充電状態に保持することができる。そのため
、出力端子１３の電圧をＧＮＤレベルにおとすことなく
スイッチングが行えるので、上述した遅れ時間はＸ＝め
て小さいものになる。
１で制御さｔｚ、ＴＩが時間ｔ１の間は入力端子１２と
シコートシており、時間ｔ２の間は入力端子１１とシａ
ｔ・している。Ｔ１がｔｌの間、Ｖｉは無効負荷をなす
第１制御回路９に伝達され有効負荷をなす第２制御回路
１０には伝達されない。またＴＩがｔｚの間、Ｖｉは第
２制御回路１０に伝達され、第１制御回路９には伝達さ
れない。従って、ＴＩがｔｚの間のみ第２制御回路１０
をＶｉで制御することができる。フまり、実質的な動作
を必要としないｔｌの間も９、有効負荷１０と同様な構
成の無効負荷９とオペアンプ１とを接続してオペアンプ
１を常時動作状態におくことができ、発振用コンデンサ
３を所望の充電状態に保持することができる。そのため
、出力端子１３の電圧をＧＮＤレベルにおとすことなく
スイッチングが行えるので、上述した遅れ時間はＸ＝め
て小さいものになる。
以下、本発明の具体的実施例を示す。第４図は電子制御
式燃料噴射システムの燃料噴射時間演算回路の一部であ
る。１００は電源、２００はコンデンサ、３０１，３０
２，４０２は抵抗、３０３゜４０３はダーリントン接続
されたＮＰＮ ）ランシスタ、３０５，３０７，３０８
．４０５，４．０７゜４．０８，５０１はＮＰＮ ）ラ
ンジスタ、３０４゜４０４はＰＮＰ ）ランジスタ、３
０６．４０６は定電流源、３０９は入力信号を反転させ
るインバータ、５０２はＰＮＰトランジスタで構成され
た差動対を持つオペアンプである。入力端子５０３には
基準電圧Ｖｉが印加され、入力端子６００にはエンジン
回転数に応したパルス信号Ｔ１か人力される。
式燃料噴射システムの燃料噴射時間演算回路の一部であ
る。１００は電源、２００はコンデンサ、３０１，３０
２，４０２は抵抗、３０３゜４０３はダーリントン接続
されたＮＰＮ ）ランシスタ、３０５，３０７，３０８
．４０５，４．０７゜４．０８，５０１はＮＰＮ ）ラ
ンジスタ、３０４゜４０４はＰＮＰ ）ランジスタ、３
０６．４０６は定電流源、３０９は入力信号を反転させ
るインバータ、５０２はＰＮＰトランジスタで構成され
た差動対を持つオペアンプである。入力端子５０３には
基準電圧Ｖｉが印加され、入力端子６００にはエンジン
回転数に応したパルス信号Ｔ１か人力される。
Ｔ１がＨレベルのとき、トランジスタ４０８はオンして
トランジスタ４０５，４０７のベース電位は、はぼＧＮ
Ｄ電位になる。従ってトランジスタ４０５，４０７はオ
フの状態になる。トランジスタ４０４にはベース電流が
流れないので、トランジスタ４０４はオフの状態である
。従って、トランジスタ４０３にはベース電流が供給さ
れず、トランジスタ４０３はオフの状態になる。このと
き、トランジスタ３０８のベース電位にはＬレベルが伝
達されるのでトランジスタ３０８はオフの状態であり、
トランジスタ３０７には定電流源３０６の定電流が流れ
る。ミラー効果によってトランジスタ３０５のコレクタ
にも、はぼ定電流源３０６の定電流に等しい電流が流れ
る。従ってトランジスタ３０４は動作してトランジスタ
３０３にベース電流を供給する。トランジスタ３０３の
エミッタには、入力電圧Ｖｉを抵抗３０１の抵抗値で割
った値の電流が流れるので、ベース電流を無視すれば、
コンデンサ２００から上述の定電流を引き込み、従って
コンデンサ２００は充電される。
トランジスタ４０５，４０７のベース電位は、はぼＧＮ
Ｄ電位になる。従ってトランジスタ４０５，４０７はオ
フの状態になる。トランジスタ４０４にはベース電流が
流れないので、トランジスタ４０４はオフの状態である
。従って、トランジスタ４０３にはベース電流が供給さ
れず、トランジスタ４０３はオフの状態になる。このと
き、トランジスタ３０８のベース電位にはＬレベルが伝
達されるのでトランジスタ３０８はオフの状態であり、
トランジスタ３０７には定電流源３０６の定電流が流れ
る。ミラー効果によってトランジスタ３０５のコレクタ
にも、はぼ定電流源３０６の定電流に等しい電流が流れ
る。従ってトランジスタ３０４は動作してトランジスタ
３０３にベース電流を供給する。トランジスタ３０３の
エミッタには、入力電圧Ｖｉを抵抗３０１の抵抗値で割
った値の電流が流れるので、ベース電流を無視すれば、
コンデンサ２００から上述の定電流を引き込み、従って
コンデンサ２００は充電される。
パルス信号’ｌ”＋がＬレベルのときは、トランジスタ
３０８がオン、トランジスタ４０８がオフの状態になる
ので、今度はトランジスタ３０３がオフ、４０３が動作
して入力電圧Ｖｉと抵抗３０１で決定される電流が電源
１００→トランジスタ４０３のコレクターエミッタ→抵
抗３０１という経路で流れる。このとき、コンデンサ２
００は充電されない。すなわち、パルス信号Ｔ１がＨレ
ベルの間だけコンデンサ２００をＶｉと抵抗３０１で決
定される電流で充電することができる。また、Ｔ＋がＨ
たはＬレベルにかかわらず、オペアンプ５０２の出力は
同じ状態に保たれるのでスイッチングによる遅れは、は
とんど生じない。
３０８がオン、トランジスタ４０８がオフの状態になる
ので、今度はトランジスタ３０３がオフ、４０３が動作
して入力電圧Ｖｉと抵抗３０１で決定される電流が電源
１００→トランジスタ４０３のコレクターエミッタ→抵
抗３０１という経路で流れる。このとき、コンデンサ２
００は充電されない。すなわち、パルス信号Ｔ１がＨレ
ベルの間だけコンデンサ２００をＶｉと抵抗３０１で決
定される電流で充電することができる。また、Ｔ＋がＨ
たはＬレベルにかかわらず、オペアンプ５０２の出力は
同じ状態に保たれるのでスイッチングによる遅れは、は
とんど生じない。
以上述べた如く本発明によれば、オペアンプに接続した
発振防止用コンデンサを常時充電状態に保持してこのコ
ンデンサの充電動作によるオペアンプの動作遅れを解消
し、オペアンプの実質的な高速動作を可能にできる。
発振防止用コンデンサを常時充電状態に保持してこのコ
ンデンサの充電動作によるオペアンプの動作遅れを解消
し、オペアンプの実質的な高速動作を可能にできる。
第１図、第２図は従来回路及びその信号波形図、第３図
は本発明の一実施例となる概略構成を示すブロック図、
第４図は具体例を示す回路図である。 １・・・オペアンプ、３・・・発振防止用コンデンサ、
８・・・制御スイッチ、９・・・無効負荷をなす第１制
御回路、１０・・・有効負荷をなす第２制御回路。
は本発明の一実施例となる概略構成を示すブロック図、
第４図は具体例を示す回路図である。 １・・・オペアンプ、３・・・発振防止用コンデンサ、
８・・・制御スイッチ、９・・・無効負荷をなす第１制
御回路、１０・・・有効負荷をなす第２制御回路。
Claims (1)
- 発振防止用コンデンサを有するオペアンプ、有効負荷、
これと同じ構成の無効負荷、及び前記オペアンプの出力
側を前記有効負荷または無効負荷に切換え接続する制御
スイッチを有し、前記オペアンプの出力側を常時前記有
効負荷または無効負荷のいずれか一方に接続するように
構成したアナログスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056963A JPS59182625A (ja) | 1983-03-31 | 1983-03-31 | アナログスイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056963A JPS59182625A (ja) | 1983-03-31 | 1983-03-31 | アナログスイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59182625A true JPS59182625A (ja) | 1984-10-17 |
| JPH0336330B2 JPH0336330B2 (ja) | 1991-05-31 |
Family
ID=13042184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056963A Granted JPS59182625A (ja) | 1983-03-31 | 1983-03-31 | アナログスイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59182625A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5312344A (en) * | 1976-07-16 | 1978-02-03 | American Optical Corp | Optical system that gives variable focal magnification along one principal meridian |
-
1983
- 1983-03-31 JP JP58056963A patent/JPS59182625A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5312344A (en) * | 1976-07-16 | 1978-02-03 | American Optical Corp | Optical system that gives variable focal magnification along one principal meridian |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0336330B2 (ja) | 1991-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4389579A (en) | Sample and hold circuit | |
| US4406955A (en) | Comparator circuit having hysteresis | |
| JPH0449287B2 (ja) | ||
| US4611136A (en) | Signal delay generating circuit | |
| US5541539A (en) | Digital current switch | |
| US4644249A (en) | Compensated bias generator voltage source for ECL circuits | |
| GB1429199A (en) | Electronic timing circuit | |
| JPS59182625A (ja) | アナログスイツチ回路 | |
| US4931750A (en) | Voltage controlled oscillator | |
| JPS60117913A (ja) | のこぎり波発生回路 | |
| JPH03186005A (ja) | バッファー回路 | |
| JPS6412409B2 (ja) | ||
| US4659946A (en) | Memory gate for error sampler | |
| US4451747A (en) | High speed clamp circuit | |
| US3989998A (en) | Wide range pulse generator | |
| JPS6156506A (ja) | 信号出力回路 | |
| SU1721819A1 (ru) | Генератор токовых импульсов | |
| JP2781704B2 (ja) | 定電流回路 | |
| JPH0139014Y2 (ja) | ||
| JPH0434849B2 (ja) | ||
| JPH0415887A (ja) | 演算増幅回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPH0732357B2 (ja) | 論理レベル設定回路 | |
| JPH0612872B2 (ja) | 電流切換回路 | |
| JPH04243320A (ja) | 高電圧系負荷駆動回路 |