JPS6412409B2 - - Google Patents
Info
- Publication number
- JPS6412409B2 JPS6412409B2 JP55110028A JP11002880A JPS6412409B2 JP S6412409 B2 JPS6412409 B2 JP S6412409B2 JP 55110028 A JP55110028 A JP 55110028A JP 11002880 A JP11002880 A JP 11002880A JP S6412409 B2 JPS6412409 B2 JP S6412409B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- signal
- terminal
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000007599 discharging Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明はパルス発生回路に係り、特に信号の立
上り、下降時に発生するひずみを除去したパルス
発生回路に関する。
上り、下降時に発生するひずみを除去したパルス
発生回路に関する。
パルス発生回路は一般に、複数個の電流源によ
つて充放電されるコンデンサと、該電流源をオ
ン、オフするスイツチ回路と、該スイツチ回路を
制御するステツプ信号源とより構成される。この
種のパルス発生回路においては、対応する電流源
を個個に調整することにより、出力パルスの立上
りおよび下降時間を互に独立して制御できる。こ
こでコンデンサの容量値はスイツチ回路の漂遊容
量値よりもかなり大きいので、立上りおよび下降
時間は比較的長い。ところでナノ秒程度の短かい
立上りおよび下降時間を得ようとすると、コンデ
ンサの容量値を極度に小さくする必要があり、こ
の容量値はスイツチ回路の漂遊容量値に近づいて
くる。しかしながらこの場合にはコンデンサと漂
遊容量とで容量性分圧器が構成され、コンデンサ
の端子間電圧（出力パルス信号）にステツプ信号
の一部（分圧された信号）が重畳され、出力パル
ス信号のスロープにひずみ（ステツプ状の信号）
が発生する欠点があつた。
つて充放電されるコンデンサと、該電流源をオ
ン、オフするスイツチ回路と、該スイツチ回路を
制御するステツプ信号源とより構成される。この
種のパルス発生回路においては、対応する電流源
を個個に調整することにより、出力パルスの立上
りおよび下降時間を互に独立して制御できる。こ
こでコンデンサの容量値はスイツチ回路の漂遊容
量値よりもかなり大きいので、立上りおよび下降
時間は比較的長い。ところでナノ秒程度の短かい
立上りおよび下降時間を得ようとすると、コンデ
ンサの容量値を極度に小さくする必要があり、こ
の容量値はスイツチ回路の漂遊容量値に近づいて
くる。しかしながらこの場合にはコンデンサと漂
遊容量とで容量性分圧器が構成され、コンデンサ
の端子間電圧（出力パルス信号）にステツプ信号
の一部（分圧された信号）が重畳され、出力パル
ス信号のスロープにひずみ（ステツプ状の信号）
が発生する欠点があつた。
本発明は上述欠点を除去するためになされたも
ので、本発明の目的はスイツチ回路の漂遊容量値
に近い容量値をもつコンデンサを使用してもひず
みのない出力パルス信号を発生できるパルス発生
回路を提供することである。
ので、本発明の目的はスイツチ回路の漂遊容量値
に近い容量値をもつコンデンサを使用してもひず
みのない出力パルス信号を発生できるパルス発生
回路を提供することである。
本発明によればステツプ信号源の出力信号の一
部が反射極性で出力パルス信号に重畳される。そ
の結果漂遊容量とコンデンサにより形成される分
圧器により出力パルス信号中に発生するひずみは
除去される。以下図面を用いて本発明を説明す
る。
部が反射極性で出力パルス信号に重畳される。そ
の結果漂遊容量とコンデンサにより形成される分
圧器により出力パルス信号中に発生するひずみは
除去される。以下図面を用いて本発明を説明す
る。
第１図は本発明によるパルス発生回路の電気的
回路図である。図において、Ｃは充放電用コンデ
ンサ（容量値Ｃ）であり、その端子間電圧の勾配
によりパルス発生回路の出力パルス信号の形が決
定される。コンデンサＣの充放電動作はそれぞれ
電流源IL，IEによつて行なわれる。電流源IL，IE
を調整することによつて、コンデンサＣの充放電
速度、即ち出力パルス信号の立上り、下降時間を
調整できる。ここで電流源IL，IEは互に独立して
調整可能であるから、立上り、下降時間を互に無
関係に制御できる。
回路図である。図において、Ｃは充放電用コンデ
ンサ（容量値Ｃ）であり、その端子間電圧の勾配
によりパルス発生回路の出力パルス信号の形が決
定される。コンデンサＣの充放電動作はそれぞれ
電流源IL，IEによつて行なわれる。電流源IL，IE
を調整することによつて、コンデンサＣの充放電
速度、即ち出力パルス信号の立上り、下降時間を
調整できる。ここで電流源IL，IEは互に独立して
調整可能であるから、立上り、下降時間を互に無
関係に制御できる。
電流源IL，IEの出力電流はダイオードブリツジ
１１で構成されるスイツチ回路を介してコンデン
サＣに供給される。ダイオードブリツジ１１中の
ダイオードには高速スイツチングを行うためにシ
ヨツトキダイオードが使用される。スイツチ回路
はブリツジ１１の一方の入力端子に接続された第
１入力端子１３に印加されるステツプ信号Ｕ（電
圧値Ｕ）によつて制御される。このステツプ信号
の制御により、電流ILは端子１５の電圧がＵにな
るまでコンデンサＣに供給される。そして端子１
５の電圧はその後第１入力端子１３に負電圧（例
えば−1V）が印加されるまで電圧Ｕに維持され
る。負電圧が印加されると、電流源IEから電力が
供給されてコンデンサＣは放電する。端子１５の
信号は線形差動増幅器１７に印加される。差動増
幅器１７は２個のNPNトランジスタ１９，２１
を含み、これらのエミツタ端子はそれぞれ抵抗器
R1，R2を介して共通電流源I1に接続される。端
子１５の信号はトランジスタ１９のベース端子に
印加される。一方トランジスタ２１のベース端子
には、動作点の変動を補償するための信号がダイ
オードブリツジ２３を介して印加される。ダイオ
ードブリツジ２３の構成はダイオードブリツジ１
１のそれと同様であり、また電流源IL，IEもダイ
オードブリツジ１１に接続されるものと同様であ
る。しかしながら、ダイオードブリツジ２３の入
力端には、電圧Ｕではなくて、一定電圧Ｕ／２が
印加される。
１１で構成されるスイツチ回路を介してコンデン
サＣに供給される。ダイオードブリツジ１１中の
ダイオードには高速スイツチングを行うためにシ
ヨツトキダイオードが使用される。スイツチ回路
はブリツジ１１の一方の入力端子に接続された第
１入力端子１３に印加されるステツプ信号Ｕ（電
圧値Ｕ）によつて制御される。このステツプ信号
の制御により、電流ILは端子１５の電圧がＵにな
るまでコンデンサＣに供給される。そして端子１
５の電圧はその後第１入力端子１３に負電圧（例
えば−1V）が印加されるまで電圧Ｕに維持され
る。負電圧が印加されると、電流源IEから電力が
供給されてコンデンサＣは放電する。端子１５の
信号は線形差動増幅器１７に印加される。差動増
幅器１７は２個のNPNトランジスタ１９，２１
を含み、これらのエミツタ端子はそれぞれ抵抗器
R1，R2を介して共通電流源I1に接続される。端
子１５の信号はトランジスタ１９のベース端子に
印加される。一方トランジスタ２１のベース端子
には、動作点の変動を補償するための信号がダイ
オードブリツジ２３を介して印加される。ダイオ
ードブリツジ２３の構成はダイオードブリツジ１
１のそれと同様であり、また電流源IL，IEもダイ
オードブリツジ１１に接続されるものと同様であ
る。しかしながら、ダイオードブリツジ２３の入
力端には、電圧Ｕではなくて、一定電圧Ｕ／２が
印加される。
ダイオードブリツジ１１は破線で示したように
漂遊容量CS（容量値CS）を有する。この漂遊容量
CSとコンデンサＣとは、第１入力端子１３に印加
されるステツプ電圧Ｕに対する容量性分圧器を形
成する。その結果、Ｕ・CS／Ｃにほぼ等しい分電
圧がコンデンサＣの端子間電圧に重畳される。こ
の分電圧はもしCS≪Ｃでなければ出力パルス信号
のスロープにひずみ（ステツプ状のひずみ）を生
じさせる。このひずみは出力パルス信号の立上
り、下降時間を短かくする場合に特に問題とな
る。例えば約1nS程度の立上りおよびまたは下降
時間を得ようとするとき、容量値Ｃは10PF程度
となる。したがつてCSを1PF程度とすると、分圧
比は１／10となり、明らかに端子１５の電圧にひ
ずみが発生する。
漂遊容量CS（容量値CS）を有する。この漂遊容量
CSとコンデンサＣとは、第１入力端子１３に印加
されるステツプ電圧Ｕに対する容量性分圧器を形
成する。その結果、Ｕ・CS／Ｃにほぼ等しい分電
圧がコンデンサＣの端子間電圧に重畳される。こ
の分電圧はもしCS≪Ｃでなければ出力パルス信号
のスロープにひずみ（ステツプ状のひずみ）を生
じさせる。このひずみは出力パルス信号の立上
り、下降時間を短かくする場合に特に問題とな
る。例えば約1nS程度の立上りおよびまたは下降
時間を得ようとするとき、容量値Ｃは10PF程度
となる。したがつてCSを1PF程度とすると、分圧
比は１／10となり、明らかに端子１５の電圧にひ
ずみが発生する。
本発明によれば第２差動増幅器２５を用い、第
１入力端子１３の電圧と反対極性（反対位相）の
電圧を端子１５に関連する信号に重畳することに
よりひずみは除去される。差動増幅器２５はトラ
ンジスタ２７，２９およびこれらのエミツタ端子
に共通接続された電流源I2により構成される。第
２入力端子２６には電圧Ｕを反転した電圧（−
Ｕ）が印加されそしてこの電圧はトランジスタ２
７のベース端子に印加される。一方トランジスタ
２９のベース端子には一定電圧Ｕ／２（バイアス
電圧）が印加される。したがつて差動増幅器２５
の２個のトランジスタ２７，２９は第２入力端子
２６に印加される電圧が反転するのに応答してス
イツチング動作を行う。なおトランジスタ２９の
ベース端子はＵ／２の電圧を与えるのは端子２６
に印加される電圧の大きさに応じて、該ベース端
子に供給される電圧も変化させ、トランジスタ２
７，２９のスイツチング動作を確保するためであ
る。差動増幅器１７，２５は抵抗器R3，R4（抵抗
値R3，R4）を介して電源Ｖに共通接続される。
このようなパルス発生回路の出力信号は例えば共
通接続されたトランジスタ１９，２７のコレクタ
端子から得られる。電流源I2（電流値I2）はひず
みが補償されるように調整される。
１入力端子１３の電圧と反対極性（反対位相）の
電圧を端子１５に関連する信号に重畳することに
よりひずみは除去される。差動増幅器２５はトラ
ンジスタ２７，２９およびこれらのエミツタ端子
に共通接続された電流源I2により構成される。第
２入力端子２６には電圧Ｕを反転した電圧（−
Ｕ）が印加されそしてこの電圧はトランジスタ２
７のベース端子に印加される。一方トランジスタ
２９のベース端子には一定電圧Ｕ／２（バイアス
電圧）が印加される。したがつて差動増幅器２５
の２個のトランジスタ２７，２９は第２入力端子
２６に印加される電圧が反転するのに応答してス
イツチング動作を行う。なおトランジスタ２９の
ベース端子はＵ／２の電圧を与えるのは端子２６
に印加される電圧の大きさに応じて、該ベース端
子に供給される電圧も変化させ、トランジスタ２
７，２９のスイツチング動作を確保するためであ
る。差動増幅器１７，２５は抵抗器R3，R4（抵抗
値R3，R4）を介して電源Ｖに共通接続される。
このようなパルス発生回路の出力信号は例えば共
通接続されたトランジスタ１９，２７のコレクタ
端子から得られる。電流源I2（電流値I2）はひず
みが補償されるように調整される。
上記構成において例えばコンデンサＣを充電す
る場合を考える。第１入力端子１３に印加される
電圧が−1Vから0Vに変化するとダイオードCR2
がオンになり（このときCR3もオン、CR1，CR4
はオフ）、コンデンサＣがほぼIL／Ｃ〔Ｖ／sec〕
の傾きで充電される。同時にこの瞬間には端子１
５にCSを通つてきた正方向のステツプ状分電圧
（ひずみ電圧）が発生しているので、コンデンサ
Ｃの端子間電圧はこの両者の重畳されたものとな
る（第２図ｂ）。トランジスタ１９，２７のコレ
クタ電圧も同様に変化し、該コレクタ電圧は分電
圧により負方向に急激に変化する（第２図ｃ）。
このときトランジスタ２７のベース端子の電圧は
0Vから−1Vに変化するのでトランジスタ２７は
オフ方向に変化し、そのコレクタ電圧はR3・I2で
決まる大きさだけ正方向に変化する（第２図ｄ）。
したがつて前述負方向の変化と正方向の変化とが
等しくるように電流値I2を調整すれば出力信号
（たとえばトランジスタ１９，２７のコレクタ共
通接続端子）にひずみが発生しなくなる（第２図
ｅ）。なお図中に示した電源電圧値、容量値、抵
抗値は１例であり他の値を使用できるのは勿論で
ある。
る場合を考える。第１入力端子１３に印加される
電圧が−1Vから0Vに変化するとダイオードCR2
がオンになり（このときCR3もオン、CR1，CR4
はオフ）、コンデンサＣがほぼIL／Ｃ〔Ｖ／sec〕
の傾きで充電される。同時にこの瞬間には端子１
５にCSを通つてきた正方向のステツプ状分電圧
（ひずみ電圧）が発生しているので、コンデンサ
Ｃの端子間電圧はこの両者の重畳されたものとな
る（第２図ｂ）。トランジスタ１９，２７のコレ
クタ電圧も同様に変化し、該コレクタ電圧は分電
圧により負方向に急激に変化する（第２図ｃ）。
このときトランジスタ２７のベース端子の電圧は
0Vから−1Vに変化するのでトランジスタ２７は
オフ方向に変化し、そのコレクタ電圧はR3・I2で
決まる大きさだけ正方向に変化する（第２図ｄ）。
したがつて前述負方向の変化と正方向の変化とが
等しくるように電流値I2を調整すれば出力信号
（たとえばトランジスタ１９，２７のコレクタ共
通接続端子）にひずみが発生しなくなる（第２図
ｅ）。なお図中に示した電源電圧値、容量値、抵
抗値は１例であり他の値を使用できるのは勿論で
ある。
以上の説明より明らかなように、本発明によれ
ば立上り、下降時間が短かく且つひづみのないパ
ルス信号を発生させることができるので、本回路
をパルス発生装置に使用して効果は極めて大であ
る。
ば立上り、下降時間が短かく且つひづみのないパ
ルス信号を発生させることができるので、本回路
をパルス発生装置に使用して効果は極めて大であ
る。
第１図は本発明によるパルス発生回路の電気的
回路図、第２図は該パルス発生回路の動作を説明
するための図である。 １１，２３：ダイオードブリツジ、１７，２
５：差動増幅器、I1，I2，IL，IE：電流源。
回路図、第２図は該パルス発生回路の動作を説明
するための図である。 １１，２３：ダイオードブリツジ、１７，２
５：差動増幅器、I1，I2，IL，IE：電流源。
Claims (1)
- １ 複数個の電流源により充放電されるコンデン
サと、前記電流源に接続されたスイツチ回路と、
前記スイツチ回路にステツプ信号を供給し前記充
放電の動作を制御するステツプ信号源と、前記コ
ンデンサの出力電圧と前記ステツプ信号を極性反
転した信号とを結合し出力信号を発生する出力回
路とより成るパルス発生回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2932655A DE2932655C2 (de) | 1979-08-11 | 1979-08-11 | Impulsgenerator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5628522A JPS5628522A (en) | 1981-03-20 |
| JPS6412409B2 true JPS6412409B2 (ja) | 1989-02-28 |
Family
ID=6078271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11002880A Granted JPS5628522A (en) | 1979-08-11 | 1980-08-11 | Pulse generating circuit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4346311A (ja) |
| JP (1) | JPS5628522A (ja) |
| DE (1) | DE2932655C2 (ja) |
| FR (1) | FR2463541A1 (ja) |
| GB (1) | GB2056806B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118802U (ja) * | 1987-01-27 | 1988-08-01 | ||
| US5012140A (en) * | 1990-03-19 | 1991-04-30 | Tektronix, Inc. | Logarithmic amplifier with gain control |
| DE4138661C1 (ja) * | 1991-11-25 | 1993-06-03 | Siemens Ag, 8000 Muenchen, De | |
| SE514499C2 (sv) * | 1995-01-13 | 2001-03-05 | Colibri Pro Dev Ab | Metod och anordning för kompensering av elektriska störningar |
| US7397673B1 (en) | 2004-07-06 | 2008-07-08 | A.C. Data Systems Of Idaho, Inc. | Surge suppression device with replaceable surge suppression modules |
| US20080037188A1 (en) * | 2006-08-11 | 2008-02-14 | A.C. Data Systems Of Idaho, Inc. | Surge suppression system for power over network cables |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1242687B (de) * | 1965-05-15 | 1967-06-22 | Telefunken Patent | Schaltungsanordnung zur Umwandlung von Rechteckimpulsen in trapezfoermige Impulse |
| DE1242685B (de) * | 1966-01-13 | 1967-06-22 | Siemens Ag | Generator zur Erzeugung von trapezfoermigen Spannungen |
| DE1299699B (de) * | 1967-06-21 | 1969-07-24 | Siemens Ag | Generator zur Erzeugung von trapezfoermigen Spannungen |
| US3573502A (en) * | 1968-12-24 | 1971-04-06 | Monsanto Co | Subnanosecond current pulse generator |
| DE1933184C3 (de) * | 1969-06-30 | 1978-11-09 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Impulsgenerator zur Erzeugung von Impulsen mit veränderbarer Flankensteilheit |
| JPS5463662A (en) * | 1977-10-28 | 1979-05-22 | Nec Corp | Current supply circuit |
| US4167682A (en) * | 1977-11-03 | 1979-09-11 | Communication Manufacturing Co. | Overshoot suppression circuitry for ternary pulses |
| JPS5915525B2 (ja) * | 1978-03-15 | 1984-04-10 | 株式会社ケンウッド | 単安定マルチバイブレ−タ |
-
1979
- 1979-08-11 DE DE2932655A patent/DE2932655C2/de not_active Expired
-
1980
- 1980-07-25 GB GB8024438A patent/GB2056806B/en not_active Expired
- 1980-07-28 US US06/172,871 patent/US4346311A/en not_active Expired - Lifetime
- 1980-08-08 FR FR8017550A patent/FR2463541A1/fr active Granted
- 1980-08-11 JP JP11002880A patent/JPS5628522A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2463541B1 (ja) | 1984-01-13 |
| JPS5628522A (en) | 1981-03-20 |
| US4346311A (en) | 1982-08-24 |
| FR2463541A1 (fr) | 1981-02-20 |
| GB2056806B (en) | 1984-02-29 |
| DE2932655C2 (de) | 1982-03-04 |
| GB2056806A (en) | 1981-03-18 |
| DE2932655A1 (de) | 1981-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3564228B2 (ja) | 電源バランス回路 | |
| NL193097C (nl) | Omzetschakeling. | |
| US3064144A (en) | Bipolar integrator with diode bridge discharging circuit for periodic zero reset | |
| JPS6412409B2 (ja) | ||
| US2974270A (en) | D. c. voltage or current regulator | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| US4178558A (en) | DC Level clamping circuit | |
| JP2542722B2 (ja) | 非対称信号生成回路 | |
| US4602172A (en) | High input impedance circuit | |
| JP2004362335A (ja) | 基準電圧発生回路 | |
| JPS611117A (ja) | 定電流パルス駆動回路 | |
| US4720643A (en) | Peak catcher circuit | |
| US3211928A (en) | Electronic switching device | |
| JPH0234021A (ja) | Ｃｍｏｓ差動ドライバ | |
| JP3074888B2 (ja) | 半導体集積回路 | |
| JPS5816366B2 (ja) | レベルシフトカイロ | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| RU2222048C2 (ru) | Функциональный генератор | |
| KR880013373A (ko) | 샘플 홀드 회로 | |
| JPH053929B2 (ja) | ||
| JPH0357647B2 (ja) | ||
| JP2512037B2 (ja) | 出力信号切換装置 | |
| KR940004785B1 (ko) | 오버슈트가 없는 프리차아지회로 | |
| EP0606060B1 (en) | Bipolar inverting level shifters having a unity gain | |
| GB2139030A (en) | Current mirror circuit |