JPS59181020A - 半導体のエツチング方法 - Google Patents

半導体のエツチング方法

Info

Publication number
JPS59181020A
JPS59181020A JP5412783A JP5412783A JPS59181020A JP S59181020 A JPS59181020 A JP S59181020A JP 5412783 A JP5412783 A JP 5412783A JP 5412783 A JP5412783 A JP 5412783A JP S59181020 A JPS59181020 A JP S59181020A
Authority
JP
Japan
Prior art keywords
etching
mesa
stripe
wafer
mesa stripe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5412783A
Other languages
English (en)
Inventor
Shohei Matsumoto
松本 尚平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP5412783A priority Critical patent/JPS59181020A/ja
Publication of JPS59181020A publication Critical patent/JPS59181020A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体のエツチング方法に関する。
半導体装置の製造工程にはエツチング深さ、もしくはエ
ツチングマスクに沿った横方向エツチング量を均一に行
なう必要のある場合が存在する。
その典型例として埋込みへテロ構造半導体レーザのメサ
エッチング工程が挙げられる。
埋込みへテロ構造半導体レーザは、ストライプ状の活性
層光導波路のまわりを、より低い屈折率及びより高い禁
制帯幅を有する半導体埋込み層で完全に埋込んだ構造の
半導体レーザであり、低閾値電流、基本横モード発振、
放射ビーム断面の高真円率及び直線性の高い電流−光出
力特性等の優れた特性を示し、光フアイバ通信、光情報
処理用の高性能光源として用いられる。この様な埋込み
へテロ構造半導体レーザとしては、上記活性層導波路を
含むメサストライプ部以外のダブルへテロ成長層をメサ
エッチングにより除去し、該メサストライプ部の両側の
みを埋込み成長する通常の埋込みへテロ構造半導体レー
ザの他に、活性層光導路を含むメサストライプ部の両側
にメサエッチングによる2本のストライブ溝を形成し、
該溝部を含むウェハ全表面を平担に埋込んだ二重チャン
不ル形プレーナ埋込みへテロ構造半導体レーザが知られ
ている。(昭和57年春季第29回応用物理学関係連合
講演会講演予稿集2a−H−2又は特願56−1666
66参照) 特に後者の構造の半導体レーザは埋込み成長面が平担と
なシ、その後の製造工程が容易である点で前者の構造の
ものに優る。
上記の埋込みへテロ構造もしくは二重チャンネル形ブレ
ーナ埋込みへテロ構造半導体レーザに於いて、閾値電流
、基本横七−へ水平方向放射角等のレーザ特性は活性層
導波路幅に大きく依存する。例えばAtGaA s系埋
込みへテロ構造半導体レーザでは、上記活性層導波路幅
が2μmから4μmKなると、閾値電流は約20mAか
ら約40mAに増大し、基本横モードから1次横モード
に変化し、水平方向の放射角も例えば18°から12°
に減少する等、大きな特性変化を起こす。また埋込み成
長層の埋込み形状は、メサエッチングの、深さに依存し
、リーク電流の程度を左右する。
従って上記レーザ特性を制御した優れたレーザ素子を歩
留シよぐ得るためには、活性層導波路金倉むメサストラ
イプの幅及びメサエッチングの深さを各々±0.5μm
、±0.3μ!n程度でウェハ面内及びウェハ間で均一
性良く再現性良く制御する必要がある。
従来、通常の埋込みへテロ構造もしくは二重チャンネル
形ブレーナ埋込みへテロ構造半導体レーザのメサエッチ
ングは、磁気攪拌子等で攪拌中のエツチング液中で、メ
サストライプ方向がエツチング液の流れ方向にほぼ平行
になる様に、ウェハを浸漬して行ない、メサエッチング
の深さ方向については必要な6μm程度の深さでほぼ均
一なエツチングが行なわれていた。
ッチング液の流れ方向に沿って変化があり、その結果、
メサストライプ幅がエツチング液の上流側から下流側に
なるに従い、徐々に拡がシ、下流側のメサストライプ幅
は上流側の幅2μに比べ2μmも広くなるというメサス
トライプ幅の不均一性が存在した。この様なメサストラ
イプ幅の不均一性のため、製造されたレーザ素子の特性
に大きなバラツキが見られた。
上記埋込みへテロ構造半導体レーザのメサエッチングの
例に見られる如く、メサエッチングによリメサストライ
プの両側を深くエツチングする、あるいはメサストライ
プの両側に深いストライプ溝を形成する際、ウェハのメ
サストライプ方向をエツチング液の流れ方向と平行にし
てエツチングする従来のエツチング方法では、横方向の
エツチング量が不均一であシ、一様な幅を有するメサス
トライプが得られないという欠点があった。
本発明の目的は、メサエッチングによりメサストライプ
の両側を深くエツチングする、 あるいはメサストライ
プの両側に深いストライプ溝を形成する際、メサエッチ
の横方向のエツチング量を均一に行ない一様な幅を有す
るメサストライプを形成するための半導体のエツチング
方法を提供することにある。
本発明によれば、半導体ウェハ表面の上記メサストライ
プ方向から該半導体表面のほぼ垂直方向に向かう傾斜角
θの方向を攪拌中のエツチング液の流れの上流方向とし
、該傾斜角θを50±15°の領域とするエツチング方
法により、メサエッチングの横方向エツチング量及びエ
ツチング深さを均一に行ない、一様な幅を有するメサス
トライプを得ることができる。
以下AtGaAs系二重チャンネル形ブレーナ埋込みへ
テロ構造半導体レーザを例にとり図面に基づいて説明す
る。
第1図は、AtGaAs系二重チャンネル形プレーfm
込みへテロ構造半導体レーザのメサエッチング断面を示
す。
2、Ato、+Gao、s As活性層3、p 3jl
 kt o、ss Gao、12Asクラッド層4及び
p型GaA s層9を合計4〜5μm成長したウェハ表
面にスパッタ5i02膜5を厚さ約0.2μm形成し、
フォトレジスト法により幅3μの< oil>方向のス
トライプ状の窓を2本並列して開けた後、深さd==6
μm程度のメサエッチングを行ない2本の深いストライ
プ溝10と逆メサ状のメサストライプ6を形成する。
基本横モードのレーデ発振の実現のためには、メサスト
ライプ6の活性層導波路幅Wを2±05μmに制御する
必要がある。
このためのメサエッチングはエツチング速度の再現性に
優れた、例えばリン酸:過酸化水素:メタノールを1:
に3の容積比で混合した液温20±0.2℃のエツチン
グ液を磁気攪拌子で攪拌しながら行なう(、GaAs 
、AtxGa 1−xAs (x=o 〜0.5 ) 
に対する(100)方向のエツチング速度は上記のエツ
チング条件で1.43±0.05μm/m i nであ
る。このエツチング液を用いると、メサストライプ6上
のエツチングマスク幅は15μmであシ、メサエッチの
エツチング深さ11−6±0.2μmとし、横方向のエ
ツチング量ΔWを6.5±03μrnの程度に制御する
必要がある。
第2図は、上記のエツチング液を使用してウェハのメサ
エッチングを行なう際の従来のエツチング方法を示す。
エツチング液面にほぼ垂直に立てたウエノ17のメサス
トライプ6のストライブ方向が紙面上に一致するように
表わせば、上記メサストライプ方向が攪拌により生じる
エツチング液の流れ方向8とほぼ平行になっている。
第3図は、第2図で示した従来のエツチング方法によっ
て得られる、縦、横の長さ各々約10弱の大きさのウェ
ハについてのメサストライプ6のくびれの部分のストラ
イブ幅Wを、ウェハ表面から見た図であり、エツチング
液の流れ方向8に沿って下流側になるに従い、横方向エ
ツチング量Jが65μmから55μmへと1μm減少し
ている結果、メサストライプ幅Wが徐々に拡がっていく
ことを示している。このときウェハの上流側71 での
メサストライプ幅W!が2μmであっても、ウェハの下
流側72でのメサストライプ幅W2は4μmにもなシ、
ウェハの場所によりメサストライプの幅に2μmもの大
きな差ができるため、レーザ特性のバラツキが大きくレ
ーザ素子の製造歩留りが30係程度と悪かった。
第4図は、本発明によるエツチング方法を示し、紙面に
ほぼ垂直に立てたウェハのストライブ方向がエツチング
液の流れ方向8に対し傾斜角θをなし該傾斜角θがθ=
50±15°の角度領域にある。
第5図は、上記傾斜角θがθ=0〜90°の場合のウェ
ハの上流側71と下流側72でのメサストライプ幅の差
Wt=N r CD変化を表わした図であシ、本発明に
よる上記傾斜角θ=50±15°の領域では上記メサス
トライプ幅の差W2−AVIが最小値05μm以下とな
っている。
この結果、ウェハ全体で極めて一様性の良いメサストラ
イプが形成され、優れたレーザ特性を有するレーザ素子
の製造歩留りを従来の約30%がら80〜90%へと大
幅に向上させることができた。
尚、上述の実例でのストライブ状溝の溝幅を拡大した極
限と見做せる、通常の埋込みへテロ構造半導体の場合で
も、上記実施例と同様の効果が得られた。
以上の如くメサエッチングによりメサストライプを形成
する場合に従来生じていたウェハの場所によるメサスト
ライプ幅の大きな、zHバラツキ、本発明のエツチング
方法、即ちウエノ1のメサストライプ方向をエツチング
液の流れ方向と傾斜角θ;50±15°トスるエツチン
グ方法を用いることにより大幅に抑制でき、優れたレー
ザ特性を有するレーザ素子が歩留りよく製造できるよう
になった。
これは横方向エツチング量の高精度の制御が可能となっ
たことを意味し、埋込みへテロレーザに限らず直線状エ
ツチングマスクに沿った横方陶工・ノチング量を均一に
制御する必要のあるあらゆる製造工程に、本廃明のエツ
チング方法が適用できることは言う寸でもない。
【図面の簡単な説明】
第1図はAjGaAs系二重チャンネルプレーナ埋込み
へテロ構造半導体レーザのメサエッチング断面を示す図
。 第2図は従来の半導体のエツチング方法を、第3図は従
来のエツチング方法によって生じたメサストライプ幅の
不均一性を示す図。 の関係を示す図である。 図中、1 ・−n型GaA s基板、2−・・n型At
GaAsクラッド層、3−= AtGaAs活性層、4
 ・、 p型AtGaAsクラッド層、5・・・絶縁膜
、6・・・メサストライプ部、7・・・ウェハ、71・
・・ウェハの上流側、72・・・ウェハの下流側、8・
・・エツチング液の流れ方向、9・・・p型GaA s
層、1o・・・ストライプ溝、を示す。 代理人弁理士 内に、N   5T’:ギ 1 図 ♀ 2 霞 乎 3 図

Claims (1)

  1. 【特許請求の範囲】 1、半導体表面にストライプ状のメサエッチングを行な
    う工程において、該半導体ウェハ表面のストライブ方向
    から該半導体表面のほぼ垂線方向に向かう傾斜角θの方
    向をエツチング液の流れの上流方向とし、該傾斜角θを
    50±15°の角度領域とすることを特徴とする半導体
    のエツチング液。 2、 ストライプ状の溝を伴なったメサエッチングであ
    ることを特徴とする特許請求の範囲第1項記載内容。
JP5412783A 1983-03-30 1983-03-30 半導体のエツチング方法 Pending JPS59181020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5412783A JPS59181020A (ja) 1983-03-30 1983-03-30 半導体のエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5412783A JPS59181020A (ja) 1983-03-30 1983-03-30 半導体のエツチング方法

Publications (1)

Publication Number Publication Date
JPS59181020A true JPS59181020A (ja) 1984-10-15

Family

ID=12961923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5412783A Pending JPS59181020A (ja) 1983-03-30 1983-03-30 半導体のエツチング方法

Country Status (1)

Country Link
JP (1) JPS59181020A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030141A (ja) * 1983-07-29 1985-02-15 Hitachi Ltd エツチング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030141A (ja) * 1983-07-29 1985-02-15 Hitachi Ltd エツチング装置

Similar Documents

Publication Publication Date Title
JPH08116135A (ja) 導波路集積素子の製造方法,及び導波路集積素子
JP2008113041A (ja) 導波管
US5748659A (en) Semiconductor laser device
JPS58216486A (ja) 半導体レ−ザおよびその製造方法
JP2960926B2 (ja) レーザダイオードの製造方法
JPS59181020A (ja) 半導体のエツチング方法
EP0143460B1 (en) Semiconductor laser device and production method thereof
JP2002026453A (ja) リッジ導波路型半導体レーザ及びその製造方法
JPS61220489A (ja) 半導体レ−ザの製造方法
JPS6338279A (ja) 半導体レーザ装置の製造方法
JP3817074B2 (ja) 分布帰還型半導体レーザの製造方法
JP2873462B2 (ja) 半導体発光素子およびその製造方法
JP3106852B2 (ja) 分布帰還型半導体レーザおよびその製造方法
JPS6184888A (ja) 埋込みヘテロ型半導体レ−ザ
JP3321800B2 (ja) 半導体光集積素子の設計方法
JPS61220392A (ja) 半導体発光素子
JP2810518B2 (ja) 半導体レーザ装置およびその製造方法
JPS5834988A (ja) 半導体レ−ザの製造方法
JPS5818990A (ja) 半導体レ−ザ
KR100366043B1 (ko) 레이저 다이오드의 제조방법
JPH067620B2 (ja) 半導体レ−ザ
JPS6372177A (ja) 半導体レ−ザの製造方法
JPS60107881A (ja) 半導体レ−ザ装置の製造方法
JPH04229682A (ja) 半導体レーザの製造方法
JPH01241191A (ja) 集積型半導体レーザの製造方法