JPS59178666A - 揮発性メモリの保管用格納箱 - Google Patents
揮発性メモリの保管用格納箱Info
- Publication number
- JPS59178666A JPS59178666A JP58054493A JP5449383A JPS59178666A JP S59178666 A JPS59178666 A JP S59178666A JP 58054493 A JP58054493 A JP 58054493A JP 5449383 A JP5449383 A JP 5449383A JP S59178666 A JPS59178666 A JP S59178666A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- power source
- storage holding
- holding battery
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は揮発性メモリの保管に使用する格納箱に係り、
特に記憶保持用の揮発性メモリのカセットに内蔵した電
池の負荷を軽減するために、電池に代わって利用可能な
外部電源が使用出来るような格納箱に関する。
特に記憶保持用の揮発性メモリのカセットに内蔵した電
池の負荷を軽減するために、電池に代わって利用可能な
外部電源が使用出来るような格納箱に関する。
［ｂｌ 技術の背景
電子計算機の発展には記憶素子の急速な性能向上に負う
ところが大であるが、殊に半導体記憶素子の発展は目覚
しい。磁気利用の記憶素子と異なり、これらは所謂揮発
性の記憶素子であり、瞬時の通電遮断も記憶した情報を
失うので、該記憶素子を使用しないで保管しておく時に
も常に通電しておかねばならないという問題がある。
ところが大であるが、殊に半導体記憶素子の発展は目覚
しい。磁気利用の記憶素子と異なり、これらは所謂揮発
性の記憶素子であり、瞬時の通電遮断も記憶した情報を
失うので、該記憶素子を使用しないで保管しておく時に
も常に通電しておかねばならないという問題がある。
（Ｃ１従来技術と問題点
半導体記憶素子の中でもＣＭＯＳメモリは消費電力が少
ないことから、今後盛んに用いられる傾向にある。第１
図はＣＭＯＳメモリのカセットの構成を櫃念的に示す説
明図である。
ないことから、今後盛んに用いられる傾向にある。第１
図はＣＭＯＳメモリのカセットの構成を櫃念的に示す説
明図である。
ＣＭＯＳメモリカセット１内の領域はＣＭＯＳメモリの
アレイを配置したＣＭＯＳメモリアレイ２と、該ＣＭＯ
Ｓメモリアレイ２に記憶情報の書込み／読み出しを行う
ために電子計算機本体と信号の送受信を行うインクフェ
イス回路３とＣＭＯＳメモリの記憶情報を保持するため
に通電する電圧２〜３■の記憶保持用電池４とから構成
されており、 ＣＭＯＳメモリカセット１は電子計算機
本体と切り離して移動可能である。
アレイを配置したＣＭＯＳメモリアレイ２と、該ＣＭＯ
Ｓメモリアレイ２に記憶情報の書込み／読み出しを行う
ために電子計算機本体と信号の送受信を行うインクフェ
イス回路３とＣＭＯＳメモリの記憶情報を保持するため
に通電する電圧２〜３■の記憶保持用電池４とから構成
されており、 ＣＭＯＳメモリカセット１は電子計算機
本体と切り離して移動可能である。
ＣＭＯＳメモリは揮発性メモリであるので、瞬時でも通
電を断つと読み込まれた記憶は消滅する。従って、 （
ＪＯＳメモリを組み込んだ電子計算機の電源を断った場
合、あるいはＣＭＯＳメモリカセントを電子計算機本体
より切り離して保管するような場合には、 ＣＭＯＳ
メモリに通電を継続するために前記の記４．１保持用電
池４が配設されているのである。
電を断つと読み込まれた記憶は消滅する。従って、 （
ＪＯＳメモリを組み込んだ電子計算機の電源を断った場
合、あるいはＣＭＯＳメモリカセントを電子計算機本体
より切り離して保管するような場合には、 ＣＭＯＳ
メモリに通電を継続するために前記の記４．１保持用電
池４が配設されているのである。
ＣＭＯＳメモリカセット１台当りの記憶保持電流は５０
μ八程度ではあるが、実用上では記憶保持用・電池４の
寿命はそう長くはなく、その交換に神経を使い、保守費
用と保守手数の面からも問題とされていた。
μ八程度ではあるが、実用上では記憶保持用・電池４の
寿命はそう長くはなく、その交換に神経を使い、保守費
用と保守手数の面からも問題とされていた。
（ｄ） 発明の目的
本発明は前述の点に鑑みなされたもので、 ＣＭＯＳメ
モリカセットの記憶保持用電池の消耗を防ぐために、非
使用時に記憶保持用電流を外部電源より供給出来るよう
な機構を備えたＣＭＯＳメモリカセットの保管格納箱を
提供しようとするものである。
モリカセットの記憶保持用電池の消耗を防ぐために、非
使用時に記憶保持用電流を外部電源より供給出来るよう
な機構を備えたＣＭＯＳメモリカセットの保管格納箱を
提供しようとするものである。
ｔｅｌ 発明の構成
上記の発明の目的は、非使用時にカセット内に内蔵する
記憶保持用電池により通電することで記憶情報を保持す
る揮発性メモリの保管用格納箱であって、外部電源が利
用可能の場合に前記電池の負荷を軽減するために前記外
部電源より前記揮発性メモリに通電し、その間前記電池
からの通電を遮断する機構を備えたことを特徴とする揮
発性メモリの保管用格納箱を利用することにより容易に
達成される。
記憶保持用電池により通電することで記憶情報を保持す
る揮発性メモリの保管用格納箱であって、外部電源が利
用可能の場合に前記電池の負荷を軽減するために前記外
部電源より前記揮発性メモリに通電し、その間前記電池
からの通電を遮断する機構を備えたことを特徴とする揮
発性メモリの保管用格納箱を利用することにより容易に
達成される。
（ｆｌ 発明の実施例
以下本発明の実施例につき図面を参照して説明する。第
２図は本発明に基づ＜ ＣＭＯＳメモリカセット１の保
管格納箱を概念的に示す平面図である。
２図は本発明に基づ＜ ＣＭＯＳメモリカセット１の保
管格納箱を概念的に示す平面図である。
格納箱本体５には図示のようにＣＭＯＳメモリカセント
群１が収容されていて、パネル６に配設されたコネクタ
７を介して、格納箱本体５の奥に配設された補助電源８
に接続され、該補助電源８は接続部９により図示してな
い外部電源に接続される。
群１が収容されていて、パネル６に配設されたコネクタ
７を介して、格納箱本体５の奥に配設された補助電源８
に接続され、該補助電源８は接続部９により図示してな
い外部電源に接続される。
該補助電源８は記憶保持用電池４の電圧（通常２〜３Ｖ
）より１Ｖ程度高い３〜５■の出力電圧を有し、第３図
にその回路の一例を示す。
）より１Ｖ程度高い３〜５■の出力電圧を有し、第３図
にその回路の一例を示す。
外部の補助電源８の入力端子９より入力された電流は整
流部８ａで３〜５ｖの直流電圧に変換され。
流部８ａで３〜５ｖの直流電圧に変換され。
ダイオード１０を経て出力端子１１よりＣＭＯＳメモリ
カセット１内のＣＭＯＳメモリアレイ２に印加される。
カセット１内のＣＭＯＳメモリアレイ２に印加される。
記憶保持用電池４ばダイオード１２を経て出力端子１１
に接続している。記憶保持用電池４の電圧は２〜３Ｖで
外部電源電圧より１ｖ以上低いのでダイオード１２には
逆電圧がかかり、記憶保持用電池４の電流を遮断する。
に接続している。記憶保持用電池４の電圧は２〜３Ｖで
外部電源電圧より１ｖ以上低いのでダイオード１２には
逆電圧がかかり、記憶保持用電池４の電流を遮断する。
従って外部電源が利用可能の場合には記憶保持用電池４
を使用することなくその電力を温存することが出来る。
を使用することなくその電力を温存することが出来る。
外部電源が利用出来なかったり、遮断された時は記憶保
持用電池４からＣＭＯＳメモリアレイ２に電流が供給さ
れることは自明である。また出力端子１１には等酒客Ｍ
１３が入っているので、外部電源遮断時にＣＭＯＳメモ
リアレイ２への記憶保持用電流を瞬時も断つことがなく
、当該ＣＭＯＳメモリアレイ２に記憶された情報を保持
することが出来る。
持用電池４からＣＭＯＳメモリアレイ２に電流が供給さ
れることは自明である。また出力端子１１には等酒客Ｍ
１３が入っているので、外部電源遮断時にＣＭＯＳメモ
リアレイ２への記憶保持用電流を瞬時も断つことがなく
、当該ＣＭＯＳメモリアレイ２に記憶された情報を保持
することが出来る。
現在記憶保持電流が微小で記憶保持用電池で記憶を保持
している揮発性メモリはＣＭＯＳメモリのみであるが、
将来同様に記憶保持電流の小さい揮発性メモリが開発さ
れれば２本発明に基づく保管用格納箱を有効に利用する
ことが出来ることは明らかである。
している揮発性メモリはＣＭＯＳメモリのみであるが、
将来同様に記憶保持電流の小さい揮発性メモリが開発さ
れれば２本発明に基づく保管用格納箱を有効に利用する
ことが出来ることは明らかである。
（ｇｌ 発明の効果
以上の説明から明らかなように９本発明による揮発性メ
モリの保管用格納箱を利用すれば、該揮発性メモリの記
憶保持用電池の消耗を大幅に減少させることが出来るの
で、電子計算機の保守が一段と容易になり、記憶保持用
電池の補給費用も節約出来るという効果がある。
モリの保管用格納箱を利用すれば、該揮発性メモリの記
憶保持用電池の消耗を大幅に減少させることが出来るの
で、電子計算機の保守が一段と容易になり、記憶保持用
電池の補給費用も節約出来るという効果がある。
第１図はＣＭＯＳメモリカセントの構成を示す平面図、
第２図は本発明に基づく揮発性メモリの保管格納箱の構
成を概念的に示す平面図、第３図は同じく記憶保持用電
池の負荷軽減用に配設された補助電源の回路図である。 図において、１はＣＭＯＳメモリカセット、２はＣＭＯ
Ｓメモリアレイ、３はインクフェイス回路、４は記憶保
持用電池、５は格納箱本体、７はコネクタ。 ８は補助電源、９は入力端子、 １０．１２はダイオー
ド、１１は出力端子をそれぞれ示す。 第１図 第３図
第２図は本発明に基づく揮発性メモリの保管格納箱の構
成を概念的に示す平面図、第３図は同じく記憶保持用電
池の負荷軽減用に配設された補助電源の回路図である。 図において、１はＣＭＯＳメモリカセット、２はＣＭＯ
Ｓメモリアレイ、３はインクフェイス回路、４は記憶保
持用電池、５は格納箱本体、７はコネクタ。 ８は補助電源、９は入力端子、 １０．１２はダイオー
ド、１１は出力端子をそれぞれ示す。 第１図 第３図
Claims (1)
- 非使用時にカセット内に内蔵する記憶保持用電池により
通電することで記憶情報を保持する揮発性メモリの保管
用格納箱であって、外部電源が利用可能の場合に前記電
池の負荷を軽減するために前記外部電源より前記揮発性
メモリに通電し、その間前記電池からの通電を遮断する
機構を備えたことを特徴とする揮発性メモリの保管用格
納箱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054493A JPS59178666A (ja) | 1983-03-29 | 1983-03-29 | 揮発性メモリの保管用格納箱 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054493A JPS59178666A (ja) | 1983-03-29 | 1983-03-29 | 揮発性メモリの保管用格納箱 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59178666A true JPS59178666A (ja) | 1984-10-09 |
Family
ID=12972161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58054493A Pending JPS59178666A (ja) | 1983-03-29 | 1983-03-29 | 揮発性メモリの保管用格納箱 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178666A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62208154A (ja) * | 1986-03-07 | 1987-09-12 | Sharp Corp | 電子機器の接続構造 |
-
1983
- 1983-03-29 JP JP58054493A patent/JPS59178666A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62208154A (ja) * | 1986-03-07 | 1987-09-12 | Sharp Corp | 電子機器の接続構造 |
| JPH0535904B2 (ja) * | 1986-03-07 | 1993-05-27 | Sharp Kk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59227090A (ja) | 不揮発性メモリ装置 | |
| JP2003122648A (ja) | 半導体記憶装置 | |
| EP1152431A8 (en) | Semiconductor memory device with reduced current consumption in data hold mode | |
| EP0437129B1 (en) | Card type semiconductor device | |
| JPH09222939A (ja) | メモリカード | |
| JPS59178666A (ja) | 揮発性メモリの保管用格納箱 | |
| JPH0442496A (ja) | 不揮発性ｒａｍ | |
| JPH10134558A (ja) | 半導体メモリ応用装置の電源供給回路 | |
| JPS6225224B2 (ja) | ||
| JPS6061988A (ja) | 半導体メモリ | |
| JPS5880178A (ja) | 磁気バブルメモリ装置 | |
| JPS6235199Y2 (ja) | ||
| KR910008222Y1 (ko) | 정보 보관 회로 | |
| JPS5819792A (ja) | 半導体フアイルメモリ | |
| JPS5894020U (ja) | 記憶装置 | |
| JPH02232752A (ja) | メモリ管理方法 | |
| JP2655766B2 (ja) | 情報カード | |
| JPS60140412A (ja) | メモリバツクアツプ回路 | |
| JPH03268013A (ja) | Ｉｃメモリカード | |
| JPS6117296A (ja) | 補助記憶装置 | |
| JPH04271447A (ja) | メモリデータ保持装置 | |
| JPS6251457U (ja) | ||
| JPH02222048A (ja) | 情報記憶媒体 | |
| JPH04289582A (ja) | 半導体記憶装置 | |
| JPH04112318A (ja) | 半導体記憶装置 |