JPS59175138A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59175138A JPS59175138A JP4973483A JP4973483A JPS59175138A JP S59175138 A JPS59175138 A JP S59175138A JP 4973483 A JP4973483 A JP 4973483A JP 4973483 A JP4973483 A JP 4973483A JP S59175138 A JPS59175138 A JP S59175138A
- Authority
- JP
- Japan
- Prior art keywords
- film
- isolation
- oxide film
- isolation region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体装置の製造方法に関し、特に電界効
果形トランジスタ等の半導体素子の素子間分離領域の形
成方法に係るもので、半導体素子の微細化、高密度化に
適した半導体装置の製造方法を提供するものである。
果形トランジスタ等の半導体素子の素子間分離領域の形
成方法に係るもので、半導体素子の微細化、高密度化に
適した半導体装置の製造方法を提供するものである。
従来、電界効果形トランジスタ等の半導体素子の素子間
分離領域の形成方法としては、第１図（Ａ）〜（Ｄ）に
示すものがあった。こ４らの図において、１はシリコン
等の半導体基板、２は酸化シリコン膜、３は窒化シリフ
ン膜、４はレジスト、７は素子間分離領域、８は活性化
領域、９は分離酸化膜、１０は選択酸化後にできるバー
ズビークと呼ば４る形状の酸化膜゛の尾゛状の領域であ
る。
分離領域の形成方法としては、第１図（Ａ）〜（Ｄ）に
示すものがあった。こ４らの図において、１はシリコン
等の半導体基板、２は酸化シリコン膜、３は窒化シリフ
ン膜、４はレジスト、７は素子間分離領域、８は活性化
領域、９は分離酸化膜、１０は選択酸化後にできるバー
ズビークと呼ば４る形状の酸化膜゛の尾゛状の領域であ
る。
次に第１図（Ａ）〜（Ｄ）の半導体素子の素子間分離に
ついて説明する。従来使用さｊている半導体素子の素子
間分離は、活性化領域８の窒化シリコン膜３を使った選
択酸化法により行わね、前述の第１図ｒＡ）〜（Ｄ）に
示すような工程が行ゎ４る。
ついて説明する。従来使用さｊている半導体素子の素子
間分離は、活性化領域８の窒化シリコン膜３を使った選
択酸化法により行わね、前述の第１図ｒＡ）〜（Ｄ）に
示すような工程が行ゎ４る。
すなわち半導体基板１上の窒化シリコン膜３の下に半導
体基板１と窒化シリコン膜３との熱膨張係数の差から生
じるストレスを緩和するために、一般的忙は酸化シリコ
ン膜２が投げらｊる （第１図（Ａ））。素子間分離は
厚い分離酸化膜９で形成さ４てい・るが（第１図（Ｄ）
）、この分離酸化膜９を形成する際、例えば高温の酸素
雰囲気で長時間行わねる。すなわち、窒化シリコン膜３
を形成後、レジスト４に素子間分離パターンを形成し、
これを現像処理して素子間分離領域７を形°成しく第１
図ＣＢ））、次いでレジスト４をマスクとして窒化シリ
コン膜３をエツチングする（第１図（Ｃ））。
体基板１と窒化シリコン膜３との熱膨張係数の差から生
じるストレスを緩和するために、一般的忙は酸化シリコ
ン膜２が投げらｊる （第１図（Ａ））。素子間分離は
厚い分離酸化膜９で形成さ４てい・るが（第１図（Ｄ）
）、この分離酸化膜９を形成する際、例えば高温の酸素
雰囲気で長時間行わねる。すなわち、窒化シリコン膜３
を形成後、レジスト４に素子間分離パターンを形成し、
これを現像処理して素子間分離領域７を形°成しく第１
図ＣＢ））、次いでレジスト４をマスクとして窒化シリ
コン膜３をエツチングする（第１図（Ｃ））。
窒化シリコン膜３が形成されている活性化領域８は酸素
の拡散が少なく、はとんど半導体基板１と反応はせず、
窒化シリコン膜３のない素子間分離領域（フィールド領
域）７は酸素と反応して分離酸化膜９が形成さ４る（第
１図（Ｄ））。
の拡散が少なく、はとんど半導体基板１と反応はせず、
窒化シリコン膜３のない素子間分離領域（フィールド領
域）７は酸素と反応して分離酸化膜９が形成さ４る（第
１図（Ｄ））。
この反応で素子間分離領域７に形成さ４た分離酸化膜９
（酸化シリコン膜）は、その約１／２ 程度盛り上が
る。同時に前記窒化シリコン膜３の端部は分離酸化膜９
がくい込んで、いわゆるバーズビークと呼ばｊる酸化膜
の足状の領域１０が形成さ４る。
（酸化シリコン膜）は、その約１／２ 程度盛り上が
る。同時に前記窒化シリコン膜３の端部は分離酸化膜９
がくい込んで、いわゆるバーズビークと呼ばｊる酸化膜
の足状の領域１０が形成さ４る。
上記したような分離酸化膜９のくい込み（バーズビーク
）ＶＣより、例えば１μｍの膜厚の分離酸化膜９を形成
した場合、約０．５μｍのくい込みが活性化領域Ｂの両
側から生じる。このため超ＬＳＩ、例えば２５６にビッ
トやＩＭビットＲＡＭ等の半導体素子の微細化、高密度
化が困難となる。
）ＶＣより、例えば１μｍの膜厚の分離酸化膜９を形成
した場合、約０．５μｍのくい込みが活性化領域Ｂの両
側から生じる。このため超ＬＳＩ、例えば２５６にビッ
トやＩＭビットＲＡＭ等の半導体素子の微細化、高密度
化が困難となる。
この発明は、上記欠点を除去するためになさねたもので
、素子間分離領域を厚いポリイミド等の高分子膜を利用
して素子間分離領域以外の酸化シリコン膜を選択的にエ
ツチングすることにより、分離酸化膜のくい込みの少な
い、かつ従来に比べて平坦な分離用の絶縁膜が形成でき
る半導体装置の製造方法を提供するものである。以下こ
の発明の一実施例を第２図（Ａ）〜（Ｇ） Ｋついて説
明する。
、素子間分離領域を厚いポリイミド等の高分子膜を利用
して素子間分離領域以外の酸化シリコン膜を選択的にエ
ツチングすることにより、分離酸化膜のくい込みの少な
い、かつ従来に比べて平坦な分離用の絶縁膜が形成でき
る半導体装置の製造方法を提供するものである。以下こ
の発明の一実施例を第２図（Ａ）〜（Ｇ） Ｋついて説
明する。
まず、第２図（Ａ）のように半導体基板１上にレジスト
４を形成した後、素子間分離パターンを元または電子ビ
ームにより形成し、現像処理して素子間分離領域７を形
成し、ＲＩ Ｅ （Ｒｅａｃｔｉｖｅ Ｉｏｎａ
Ｅｔｃｈｉｎｇ） 等により素子間分離領域
７の半導体基板１をエツチングする。このエツチングは
フッ素系ガスを使用する場合が多く、例え−＋？ ０．
５μｍエツチングするためには、ＣＦ４＋０２ガスを１
３Ｐａ 、 ０．５ Ｗ／ｅｍ’の条件で約５分行う
必要がある。
４を形成した後、素子間分離パターンを元または電子ビ
ームにより形成し、現像処理して素子間分離領域７を形
成し、ＲＩ Ｅ （Ｒｅａｃｔｉｖｅ Ｉｏｎａ
Ｅｔｃｈｉｎｇ） 等により素子間分離領域
７の半導体基板１をエツチングする。このエツチングは
フッ素系ガスを使用する場合が多く、例え−＋？ ０．
５μｍエツチングするためには、ＣＦ４＋０２ガスを１
３Ｐａ 、 ０．５ Ｗ／ｅｍ’の条件で約５分行う
必要がある。
次いで第２図（Ｂ）のようにレジスト４を除去した後、
第２図（Ｃ）のようにＣＶＤ法またはスパッタまたは電
子ビーム（ＥＢ）等忙よりシリコン酸化膜等の絶縁膜５
を低温でデポジットする。
第２図（Ｃ）のようにＣＶＤ法またはスパッタまたは電
子ビーム（ＥＢ）等忙よりシリコン酸化膜等の絶縁膜５
を低温でデポジットする。
次忙第２図（Ｄ）のように、絶縁膜５の全面に高粘度の
ポリイミド等の高分子膜６を塗布した一後、素子間分離
領域７上のみに高分子膜６′が残るよう忙他の高分子膜
６を酸素プラズマ−！たはＲＩＥ等で第２図（Ｅ）のよ
うに除去する。
ポリイミド等の高分子膜６を塗布した一後、素子間分離
領域７上のみに高分子膜６′が残るよう忙他の高分子膜
６を酸素プラズマ−！たはＲＩＥ等で第２図（Ｅ）のよ
うに除去する。
次いで第２図（Ｆ）のように、高分子膜６′をマスクと
して酸化シリコン膜等の絶縁膜５をプラズマまたはウェ
ットケミカル法により除去し、さらに第２図（Ｇ）のよ
うに前記高分子膜６′を除去することにより素子間分離
が行わ４分離酸化膜５′が形成される。なお、プラズマ
エツチングを使用する場合は（ＣＦ４＋Ｈ２）混合ガス
を、ウェットエツチング法を使用する場合はＨＦ等で行
う。
して酸化シリコン膜等の絶縁膜５をプラズマまたはウェ
ットケミカル法により除去し、さらに第２図（Ｇ）のよ
うに前記高分子膜６′を除去することにより素子間分離
が行わ４分離酸化膜５′が形成される。なお、プラズマ
エツチングを使用する場合は（ＣＦ４＋Ｈ２）混合ガス
を、ウェットエツチング法を使用する場合はＨＦ等で行
う。
このようにこの発明は、素子間分離領域７を高温で長時
間酸化する工程がないため、従来のような分離酸化膜９
のくい込み、すなわちバーズビークのないものが得られ
る。従来の分離酸化膜９の形成はｔｏｏｏ℃前後の高温
処理を行うのに比べて、この発明の方法ではシリコン酸
化膜等の絶縁膜５をＣＶＤ法でＧ１５００℃〜８００℃
、蒸着法では１００℃前後で行うため、従来法による問
題は生じない。
間酸化する工程がないため、従来のような分離酸化膜９
のくい込み、すなわちバーズビークのないものが得られ
る。従来の分離酸化膜９の形成はｔｏｏｏ℃前後の高温
処理を行うのに比べて、この発明の方法ではシリコン酸
化膜等の絶縁膜５をＣＶＤ法でＧ１５００℃〜８００℃
、蒸着法では１００℃前後で行うため、従来法による問
題は生じない。
シリコン酸化膜等の絶縁膜５の厚さは、エツチングで形
成した素子間分離領域７の深さと同程度であｊば良い。
成した素子間分離領域７の深さと同程度であｊば良い。
ＣＶＤ法または蒸着法によるシリフン酸化膜等の絶縁膜
５は低温で形成さ４ているため密度が小さく、厚膜のエ
ツチングも前記したようにプラズマ法でもウェットケミ
カル法でも容易忙行５ことができる。
５は低温で形成さ４ているため密度が小さく、厚膜のエ
ツチングも前記したようにプラズマ法でもウェットケミ
カル法でも容易忙行５ことができる。
なお、分離酸化膜５′の密度を上げ従来法の分離酸化膜
９に近付けるため忙分離酸化膜５′の形成後、窒素また
は酸素雰囲気中で熱処理しても良い。この場合は、分離
酸化膜５′の厚さを素子間分離領域７の深さよりも厚く
しておき密度を上げたとき素子間分離領域７の深さに等
しくなるようにする必要がある。
９に近付けるため忙分離酸化膜５′の形成後、窒素また
は酸素雰囲気中で熱処理しても良い。この場合は、分離
酸化膜５′の厚さを素子間分離領域７の深さよりも厚く
しておき密度を上げたとき素子間分離領域７の深さに等
しくなるようにする必要がある。
！、た、酸素ガスを使ったＲＩＥＫより高分子膜６を除
去すると（第２図ＣＦ））、素子間分離領域７上以外の
高分子膜６が除去されても、素子間分離領域７の高分子
膜６′は厚いため残存する。この高分子膜６′をマスク
にシリフン酸化膜等の絶縁膜５のエツチングが可能とな
る。また、この方法はセルファラインになっており、写
真製版もいらず高精度の素子間分離が可能である。
去すると（第２図ＣＦ））、素子間分離領域７上以外の
高分子膜６が除去されても、素子間分離領域７の高分子
膜６′は厚いため残存する。この高分子膜６′をマスク
にシリフン酸化膜等の絶縁膜５のエツチングが可能とな
る。また、この方法はセルファラインになっており、写
真製版もいらず高精度の素子間分離が可能である。
また、ポリイミド等の高分子膜６は高粘度のものがよく
、素子間分離領域７が十分埋まる程度のものが良い。
、素子間分離領域７が十分埋まる程度のものが良い。
第３図（Ａ）〜（Ｇ）はこの発明の他の実施例を示すも
ので、素子間分離領域７のシリコン基板１′のエツチン
グを行った後、薄い熱酸化膜２′をあらかじめ形成した
もので、その熱酸化膜２′上にこの発明の低温酸化膜で
あるシリコン酸化膜等の絶縁膜５を形成する。こねによ
４ば、シリコンとの界面が安定化し、素子特性の信頼性
を向上させることができる。
ので、素子間分離領域７のシリコン基板１′のエツチン
グを行った後、薄い熱酸化膜２′をあらかじめ形成した
もので、その熱酸化膜２′上にこの発明の低温酸化膜で
あるシリコン酸化膜等の絶縁膜５を形成する。こねによ
４ば、シリコンとの界面が安定化し、素子特性の信頼性
を向上させることができる。
以上説明したように、この発明によ４ば低温酸化膜であ
るシリコン酸化膜等の絶縁膜の形成と素子間分離領域に
残ったポリイミド等の高分子膜とセルファライン化さｉ
たエツチング法により高精度の素子間分離領域を形成す
ることができ、従来法によるバーズビークをなくすこと
が可能となり、超ＬＳＩ等半導体装置の高密度化が可能
となる。
るシリコン酸化膜等の絶縁膜の形成と素子間分離領域に
残ったポリイミド等の高分子膜とセルファライン化さｉ
たエツチング法により高精度の素子間分離領域を形成す
ることができ、従来法によるバーズビークをなくすこと
が可能となり、超ＬＳＩ等半導体装置の高密度化が可能
となる。
また、素子間分離領域に薄い熱酸化膜を形成したものは
シリコンとの界面が安定化し、素子特性の信頼性の向上
をはかることかで蛍る等の利点が得られる。
シリコンとの界面が安定化し、素子特性の信頼性の向上
をはかることかで蛍る等の利点が得られる。
第１図（Ａ）〜（Ｄ）は従来の半導体装置の製造方法を
示す断面図、第２図（Ａ）〜（Ｇ）はこの発明の一実施
例の半導体装置の製造方法を示す断面図、第３図（Ａ）
〜（Ｇ）はこの発明の他の実施例の半導体装置の製造方
法を示す断面図である。 図中、１は半導体基板、２は酸化シリコン膜、３は窒化
シリフン膜、４はンジスト、５は絶縁膜、６．６′は高
分子膜、７は素子間分離領域である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 葛 野 信 −（外１名） 第１図 第２図 第３図 ぐ２
示す断面図、第２図（Ａ）〜（Ｇ）はこの発明の一実施
例の半導体装置の製造方法を示す断面図、第３図（Ａ）
〜（Ｇ）はこの発明の他の実施例の半導体装置の製造方
法を示す断面図である。 図中、１は半導体基板、２は酸化シリコン膜、３は窒化
シリフン膜、４はンジスト、５は絶縁膜、６．６′は高
分子膜、７は素子間分離領域である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 葛 野 信 −（外１名） 第１図 第２図 第３図 ぐ２
Claims (4)
- （１）半導体基板上にレジストを用いて半導体素子の素
子間分離パターンを形成する工程、前記素子間分離パタ
ーンのレジストをマスクとして素子間分離領域の半導体
基板をエツチングする工程、前記レジストを除去した後
、全面に低温で絶縁膜を形成する工程、前記絶縁膜上に
高分子膜を塗布する工程、ドライエツチング忙より前記
素子間分離領域以外の高分子膜を除去する工程、前記素
子間分離領域上に残った高分子膜をマスクとして前記絶
縁膜をプラズマまたはウェットケミカル法により除去す
る工程、その後、前記高分子膜を除去する工程を含むこ
とを特徴とする半導体装置の製造方法。 - （２）絶縁膜の厚さは、素子間分離領域の深さと同程度
にすることを特徴とする特許請求の範囲第＋１ｊ項記載
の半導体装置の製造方法。 - （３）高分子膜は粘度の高いポリイミド樹脂であること
を特徴とする特許請求の範囲第（１）項記載の半導体装
置の製造方法。 - （４）素子間分離領域にあらかじめ薄い熱酸化膜を形成
しておくことを特徴とする特許請求の範囲第（１）項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4973483A JPS59175138A (ja) | 1983-03-23 | 1983-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4973483A JPS59175138A (ja) | 1983-03-23 | 1983-03-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59175138A true JPS59175138A (ja) | 1984-10-03 |
Family
ID=12839416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4973483A Pending JPS59175138A (ja) | 1983-03-23 | 1983-03-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59175138A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4876217A (en) * | 1988-03-24 | 1989-10-24 | Motorola Inc. | Method of forming semiconductor structure isolation regions |
| US5173439A (en) * | 1989-10-25 | 1992-12-22 | International Business Machines Corporation | Forming wide dielectric-filled isolation trenches in semi-conductors |
-
1983
- 1983-03-23 JP JP4973483A patent/JPS59175138A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4876217A (en) * | 1988-03-24 | 1989-10-24 | Motorola Inc. | Method of forming semiconductor structure isolation regions |
| US5173439A (en) * | 1989-10-25 | 1992-12-22 | International Business Machines Corporation | Forming wide dielectric-filled isolation trenches in semi-conductors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661049A (en) | Stress relaxation in dielectric before metallization | |
| US5518950A (en) | Spin-on-glass filled trench isolation method for semiconductor circuits | |
| US4333964A (en) | Method of making integrated circuits | |
| JP3619597B2 (ja) | 半導体装置の絶縁膜形成方法 | |
| US4292156A (en) | Method of manufacturing semiconductor devices | |
| JPH0216574B2 (ja) | ||
| JP2001319968A (ja) | 半導体装置の製造方法 | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| US4746625A (en) | A method of manufacturing semiconductor elements-isolating silicon oxide layers | |
| JPS61117850A (ja) | 集積回路装置のみぞ分離処理方法 | |
| JPS59175138A (ja) | 半導体装置の製造方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPS61256649A (ja) | 素子分離領域の形成方法 | |
| JPS59135743A (ja) | 半導体装置およびその製造方法 | |
| JPS59175135A (ja) | 半導体装置の製造方法 | |
| JPS59175137A (ja) | 半導体装置の製造方法 | |
| US5747357A (en) | Modified poly-buffered isolation | |
| JPS5882532A (ja) | 素子分離方法 | |
| JP2822211B2 (ja) | 半導体装置の製造方法 | |
| JPS59175136A (ja) | 半導体装置の製造方法 | |
| JP2975496B2 (ja) | 素子分離構造の形成方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS5931215B2 (ja) | 絶縁層の形成方法 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH049380B2 (ja) |