JPS59172716A - 半導体製造方法 - Google Patents
半導体製造方法Info
- Publication number
- JPS59172716A JPS59172716A JP4702683A JP4702683A JPS59172716A JP S59172716 A JPS59172716 A JP S59172716A JP 4702683 A JP4702683 A JP 4702683A JP 4702683 A JP4702683 A JP 4702683A JP S59172716 A JPS59172716 A JP S59172716A
- Authority
- JP
- Japan
- Prior art keywords
- specimen
- electrode
- reaction chamber
- sample
- ionized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/517—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using a combination of discharges covered by two or more of groups C23C16/503 - C23C16/515
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、プラズマＣＶＤ膜の膜質を良くし、かつ反
応炉内壁への反応生成物の付着を少なくし、反応化度物
からなる７レーク（薄片）によるＣＶＤ膜のピンホール
を減らす半導体製造方法に関する。
応炉内壁への反応生成物の付着を少なくし、反応化度物
からなる７レーク（薄片）によるＣＶＤ膜のピンホール
を減らす半導体製造方法に関する。
（従来技術）
従来、プラズマＣＶＤ膜の生成法には、グロー放電の作
υ方により２種類の方法がちシ、第１図にコンデンサ方
式による方法に適用されるコンデンサ型プラズマＣＶＤ
装置を示す。
υ方により２種類の方法がちシ、第１図にコンデンサ方
式による方法に適用されるコンデンサ型プラズマＣＶＤ
装置を示す。
この第１図において、１，２は反応ガスの流量を制御す
る流量′鼾である。３は反応ガスを反応室４内に導ひく
パイプである。
る流量′鼾である。３は反応ガスを反応室４内に導ひく
パイプである。
この反応室４内には、電極５，５′が対向して配設され
ている。この１対の電極５．５′は高周波グロー放電を
発生させるためのものであシ、それぞれケーブル７．７
′を介して発振器８から高周波電圧が印加される。そし
て電極５，５′上にウェハを留めてＣＶＤ・膜を生成す
る。
ている。この１対の電極５．５′は高周波グロー放電を
発生させるためのものであシ、それぞれケーブル７．７
′を介して発振器８から高周波電圧が印加される。そし
て電極５，５′上にウェハを留めてＣＶＤ・膜を生成す
る。
また、反応室４内で、反応が終了すると、排ガスはバイ
ブロを通して真空ポンプ（ロータリポンプ）９で排出さ
れる。このポンプ９は反応室４Ｖ′３において、高周波
グロー放電が可能になるために排出するようにしている
。
ブロを通して真空ポンプ（ロータリポンプ）９で排出さ
れる。このポンプ９は反応室４Ｖ′３において、高周波
グロー放電が可能になるために排出するようにしている
。
第２図にコイルによυ高周波を発生させ、膜を生成させ
る方法に適用されるコイル型プラズマＣＶＤ装置を示す
。この第２図において、２１゜２２は反応ガスの流量を
制御する流量計である。
る方法に適用されるコイル型プラズマＣＶＤ装置を示す
。この第２図において、２１゜２２は反応ガスの流量を
制御する流量計である。
２３は反応ガスを反応室２４へ導びく配管である。
この反応室２４にはコイル２５が巻装され、コイル２５
は、グロー放電させるだめの高周波発振器２８に接続さ
れている。
は、グロー放電させるだめの高周波発振器２８に接続さ
れている。
また、反応室２４内には、試料台２６が設けられておシ
、この試料台２６上にウェハを載置するようにしている
。そして、反応室２４内の反応が終了シたガスはバイブ
２７を通して真空ポンプ２９で排出される。この真空ポ
ンプ２９は反応室２４内にグロー放電させるために真空
状態を作るものである。
、この試料台２６上にウェハを載置するようにしている
。そして、反応室２４内の反応が終了シたガスはバイブ
２７を通して真空ポンプ２９で排出される。この真空ポ
ンプ２９は反応室２４内にグロー放電させるために真空
状態を作るものである。
これらの装置（コンデンサ方式、コイル方式）によシプ
ラズマＣＶＤ膜を生成した場合、試料に膜が生成される
と同時に、反応室の壁や他のところに反応生成物が付着
し、この反応生成物が壁よシはかれフレークとなり、生
成中の試料表面に付着し、ＣＶＤ膜のピンホールの原因
となる欠点があった。また、生成温度が低いので、゛膜
質が悪い欠点もあった。
ラズマＣＶＤ膜を生成した場合、試料に膜が生成される
と同時に、反応室の壁や他のところに反応生成物が付着
し、この反応生成物が壁よシはかれフレークとなり、生
成中の試料表面に付着し、ＣＶＤ膜のピンホールの原因
となる欠点があった。また、生成温度が低いので、゛膜
質が悪い欠点もあった。
（発明の目的）
この発明は、これらの欠点を除去するためにな゛された
もので、サセプタや反応室の壁に付着した生成物が剥離
してフレークとして試料基板上に付着するのを防止でき
、ピンホールの発生を未然に防止できるとともに、膜質
の向上を期することのできる半導体製造方法を提供する
ことを目的とする。
もので、サセプタや反応室の壁に付着した生成物が剥離
してフレークとして試料基板上に付着するのを防止でき
、ピンホールの発生を未然に防止できるとともに、膜質
の向上を期することのできる半導体製造方法を提供する
ことを目的とする。
（発明の構成）
この発明の半導体製造方法は、試料台側を導電性の材料
で形成してバイアス電圧を加え、グロー放電によシ蝋離
した反応気体を試料台の方へ加速して、試料表面で電離
および加速エネルギで反応させ、膜を生成させるように
したものである。
で形成してバイアス電圧を加え、グロー放電によシ蝋離
した反応気体を試料台の方へ加速して、試料表面で電離
および加速エネルギで反応させ、膜を生成させるように
したものである。
（実施例〉
以下、この発明の半導体製造方法の実施例について図面
に基づき説明する。第３図はその一実施例に適用される
コンデンサ型プラズマＣＶＤ装置の構成を示すものであ
シ、この第３図の実施例はコイル方式に適用した場合を
示しておシ、第２図に示した従来の場合に対応している
。
に基づき説明する。第３図はその一実施例に適用される
コンデンサ型プラズマＣＶＤ装置の構成を示すものであ
シ、この第３図の実施例はコイル方式に適用した場合を
示しておシ、第２図に示した従来の場合に対応している
。
したがって、この第３図において、重複を避けるために
、第２図と同一部分には同一符号を付してその説明を省
略し、１ｇ２図とは異なる部分を重点的に述べることに
する。
、第２図と同一部分には同一符号を付してその説明を省
略し、１ｇ２図とは異なる部分を重点的に述べることに
する。
この第３図では、反応室２４内において、電極３１と試
料台２６が所定の間隔をもって配置されている。試料台
２６は電気伝導の良導体の材料で形成されている。この
試料台２６には正のバイアス電圧が印加され、電極３１
には負のバイアス電圧が印加されるように、電源３０が
この両者間に接続されている。この電源３０の電圧は数
１００■かも１０ＫＶａ度である。その他の部分は第２
図と同様である。
料台２６が所定の間隔をもって配置されている。試料台
２６は電気伝導の良導体の材料で形成されている。この
試料台２６には正のバイアス電圧が印加され、電極３１
には負のバイアス電圧が印加されるように、電源３０が
この両者間に接続されている。この電源３０の電圧は数
１００■かも１０ＫＶａ度である。その他の部分は第２
図と同様である。
この状態で、試料台２６上に試料（図示せず）を載置さ
せ、高周波発振器２８から高周波電圧をコイル２５に印
加することにより、反応室２，４内に発生した電離気体
を、電極３１と試料台２６の間に印加した電圧によシ加
速し、試料表面に入射させ、膜を生成させる。こ°のと
き、周知のよう゛にこの電離気体はイオン化しているの
で、電圧管かけると加速される。
せ、高周波発振器２８から高周波電圧をコイル２５に印
加することにより、反応室２，４内に発生した電離気体
を、電極３１と試料台２６の間に印加した電圧によシ加
速し、試料表面に入射させ、膜を生成させる。こ°のと
き、周知のよう゛にこの電離気体はイオン化しているの
で、電圧管かけると加速される。
第４図はこの発明の他の実施例に適用される平行平板型
のプラズマＣＶＤ装置を示す図である。この第４図は従
来の第１図に対応しており、この第４図においても、第
１図と同一部分には同一符号を付してその説明を省略し
、第１図とは異なる部分を重点的に述べることにする。
のプラズマＣＶＤ装置を示す図である。この第４図は従
来の第１図に対応しており、この第４図においても、第
１図と同一部分には同一符号を付してその説明を省略し
、第１図とは異なる部分を重点的に述べることにする。
この第４図を第１図と比較しても明らかなよう・に、符
号３２．３３で示す部分が第４図によシ新たに付加され
た部分であり、第１図では示されていないものである。
号３２．３３で示す部分が第４図によシ新たに付加され
た部分であり、第１図では示されていないものである。
すなわち、３２はリング型の電極であシ、また− ′電
極５′は試料台となるものでオシ、この上に試料が載置
されるようになっている。
極５′は試料台となるものでオシ、この上に試料が載置
されるようになっている。
との電極５Ｉは電気伝導のよい材料で形成されている。
この電極５′と電極３２との間に電源３３を接続し、バ
イアス電圧を加えるとともに、電極５５′間にそれぞれ
ケーブル７．７′を通して高周波発振器８から高周波電
圧を印加する。
イアス電圧を加えるとともに、電極５５′間にそれぞれ
ケーブル７．７′を通して高周波発振器８から高周波電
圧を印加する。
この高周波電圧によシ、反応室内２４に発生した電離気
体を、電極３２と試料台としての電極５０間にできた電
圧によシ加速し、試料表面に入射させ、膜を生成させる
。
体を、電極３２と試料台としての電極５０間にできた電
圧によシ加速し、試料表面に入射させ、膜を生成させる
。
上記実施例では、プラズマにょシイオン化した反応ガス
を試料基板の方向へ加速させるので、プラズマＣＶＤで
生成したものが他の場所に付着しＫ〈＜、通常のプラズ
マＣＶＤではサセプタや反応室のかべに付着した生成物
がはがれ、フレークとして試料基板の上に付きピンホー
ルの原因となるが、この実施例においては、壁に反応生
成物の付着の割合が減るので膜のピンホールができにく
い利点がある。
を試料基板の方向へ加速させるので、プラズマＣＶＤで
生成したものが他の場所に付着しＫ〈＜、通常のプラズ
マＣＶＤではサセプタや反応室のかべに付着した生成物
がはがれ、フレークとして試料基板の上に付きピンホー
ルの原因となるが、この実施例においては、壁に反応生
成物の付着の割合が減るので膜のピンホールができにく
い利点がある。
現在、プラズマＣＶＤ工程においての重要な問題点の一
つに、反応室内に生じる反応生成物に起因するフレーク
による膜のピンホールがあシ、このフレークを減らすこ
とは稼動率、メインテナンス周期の長期化など非常に利
点がある。
つに、反応室内に生じる反応生成物に起因するフレーク
による膜のピンホールがあシ、このフレークを減らすこ
とは稼動率、メインテナンス周期の長期化など非常に利
点がある。
第２の利点としては、通常のプラズマＣＶＤ膜を生成す
るのには反応気体のプラズマ電離エネルギと試料基板の
熱エネルギによシ膜の生成が起る。
るのには反応気体のプラズマ電離エネルギと試料基板の
熱エネルギによシ膜の生成が起る。
この発明の場合は、上記エネルギの他に電離した反応気
体を試料方向に電位を設は加速するので、反応を促進さ
せるのに通常のプラズマＣＶＤよす大きなエネルギが加
わシ、膜質（膜の結合）が良くなる利点’Ｉ！ｌおる。
体を試料方向に電位を設は加速するので、反応を促進さ
せるのに通常のプラズマＣＶＤよす大きなエネルギが加
わシ、膜質（膜の結合）が良くなる利点’Ｉ！ｌおる。
（発明の効果）
以上のように、この発明の半導体製造方法によれば、試
料台側を導電性の材料で形成してバイアス電圧を加え、
グロー放電によシミ離した反応気体を試料台の方へ加速
して試料表面で電離および加速エネルギで反応させて膜
を生成するようにしたので、膜にピンホールができにく
くなり、稼動率の向上とメインテナンス周期の長期化が
可能であるとともに、膜質を向上できる利点がある。
料台側を導電性の材料で形成してバイアス電圧を加え、
グロー放電によシミ離した反応気体を試料台の方へ加速
して試料表面で電離および加速エネルギで反応させて膜
を生成するようにしたので、膜にピンホールができにく
くなり、稼動率の向上とメインテナンス周期の長期化が
可能であるとともに、膜質を向上できる利点がある。
第１図は従来のコンデンサ型プラズマＣＶＤ装置の断面
図、第２図は従来のコイル型ＣＶＤ装置の断面図、第３
図はこの発明の半導体製造方法の一実施例に適用される
コイル型プラズマＣＶＤ装置の構成を示す図、第４図は
この発明の半導体製造方法の他の実施例に適用されるコ
ンデンサ型プラズマＣＶＤ装置の構成を示゛す図である
。 １．２，２１．２２・・・流量計、３，２３・・・配管
、４．２４・・・反応室、５ 、５’、 ３１ 、３２
・・・電極、６・・・パイプ、７．７’・・・ケーブル
、８．２８・・・高周波発振器、９．２９・・・真空ポ
ンプ、２５・・・コイル、２６・・・支持台。 特許出願人 沖電気工業株式会社
図、第２図は従来のコイル型ＣＶＤ装置の断面図、第３
図はこの発明の半導体製造方法の一実施例に適用される
コイル型プラズマＣＶＤ装置の構成を示す図、第４図は
この発明の半導体製造方法の他の実施例に適用されるコ
ンデンサ型プラズマＣＶＤ装置の構成を示゛す図である
。 １．２，２１．２２・・・流量計、３，２３・・・配管
、４．２４・・・反応室、５ 、５’、 ３１ 、３２
・・・電極、６・・・パイプ、７．７’・・・ケーブル
、８．２８・・・高周波発振器、９．２９・・・真空ポ
ンプ、２５・・・コイル、２６・・・支持台。 特許出願人 沖電気工業株式会社
Claims (1)
- 反応室に試料を載置する試料台を導電体で形成してこの
試料台と第１の電極間に高周波電圧を加えてグロー放電
によシミ難気体を生成させ、上記試料台と第１の電極ま
たは第２の電極間にバイアス電圧を加え、上記電離気体
を上記試料台の方向に加速させて試料の表面に入射させ
て膜を形成することを特徴とする半導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4702683A JPS59172716A (ja) | 1983-03-23 | 1983-03-23 | 半導体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4702683A JPS59172716A (ja) | 1983-03-23 | 1983-03-23 | 半導体製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59172716A true JPS59172716A (ja) | 1984-09-29 |
Family
ID=12763659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4702683A Pending JPS59172716A (ja) | 1983-03-23 | 1983-03-23 | 半導体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59172716A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256640A (ja) * | 1985-05-09 | 1986-11-14 | Matsushita Electric Ind Co Ltd | プラズマ気相成長装置 |
| JPS61256639A (ja) * | 1985-05-09 | 1986-11-14 | Matsushita Electric Ind Co Ltd | プラズマ気相成長装置 |
| JPS61283116A (ja) * | 1985-05-15 | 1986-12-13 | エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド | 堆積膜形成法及び装置 |
| JPS62145811A (ja) * | 1985-12-20 | 1987-06-29 | Matsushita Electric Ind Co Ltd | プラズマ処理装置 |
-
1983
- 1983-03-23 JP JP4702683A patent/JPS59172716A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256640A (ja) * | 1985-05-09 | 1986-11-14 | Matsushita Electric Ind Co Ltd | プラズマ気相成長装置 |
| JPS61256639A (ja) * | 1985-05-09 | 1986-11-14 | Matsushita Electric Ind Co Ltd | プラズマ気相成長装置 |
| JPS61283116A (ja) * | 1985-05-15 | 1986-12-13 | エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド | 堆積膜形成法及び装置 |
| JPS62145811A (ja) * | 1985-12-20 | 1987-06-29 | Matsushita Electric Ind Co Ltd | プラズマ処理装置 |
| JPH0560648B2 (ja) * | 1985-12-20 | 1993-09-02 | Matsushita Electric Ind Co Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0883776A (ja) | 表面処理装置 | |
| MY118033A (en) | Plasma processing method and apparatus. | |
| TW307027B (en) | Process for reducing circuit damage during pecvd in single wafer pecvd system | |
| JPH10251849A (ja) | スパッタリング装置 | |
| JPS59172716A (ja) | 半導体製造方法 | |
| JP3286951B2 (ja) | プラズマｃｖｄ成膜方法と装置 | |
| JPH07142400A (ja) | プラズマ処理方法及び装置 | |
| JP2791287B2 (ja) | プラズマエッチング処理方法及びその装置 | |
| JP2819559B2 (ja) | スパッタリング装置 | |
| JPS6277479A (ja) | プラズマｃｖｄ法による薄膜形成方法 | |
| JP2000150196A (ja) | プラズマ処理方法およびその装置 | |
| JPS60147113A (ja) | シリコン膜の製造方法 | |
| JP2623827B2 (ja) | マイクロ波プラズマ処理装置 | |
| JPH0418456B2 (ja) | ||
| JP2554100B2 (ja) | ダイヤモンド皮膜の研磨方法 | |
| JPH10303188A (ja) | プラズマ処理方法およびその装置 | |
| JPS63116428A (ja) | ドライエツチング方法 | |
| JP3082331B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JPH029549Y2 (ja) | ||
| JP2001032077A (ja) | プラズマｃｖｄ製膜方法 | |
| JPS59139629A (ja) | プラズマドライ処理装置 | |
| JP2565740B2 (ja) | プラズマエッチング方法 | |
| JPH01100923A (ja) | イオン処理装置 | |
| JPH0250958A (ja) | スパッタリング法による成膜装置 | |
| JPH01283363A (ja) | プラズマ処理装置 |