JPH0418456B2 - - Google Patents

Info

Publication number
JPH0418456B2
JPH0418456B2 JP56188920A JP18892081A JPH0418456B2 JP H0418456 B2 JPH0418456 B2 JP H0418456B2 JP 56188920 A JP56188920 A JP 56188920A JP 18892081 A JP18892081 A JP 18892081A JP H0418456 B2 JPH0418456 B2 JP H0418456B2
Authority
JP
Japan
Prior art keywords
upper electrode
plasma
film
reaction vessel
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56188920A
Other languages
English (en)
Other versions
JPS5890731A (ja
Inventor
Toshiro Tsumori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP56188920A priority Critical patent/JPS5890731A/ja
Publication of JPS5890731A publication Critical patent/JPS5890731A/ja
Publication of JPH0418456B2 publication Critical patent/JPH0418456B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は、半導体製造プロセス等で使用される
感光性高分子膜(以下レジスト膜という)をプラ
ズマ重合法によつて形成する場合に好適な感光性
高分子膜形成用プラズマ処理装置に係わる。
従来一般に使用されているプラズマ処理装置、
例えばプラズマ重合装置は、半導体製造プロセス
で一般的に使用されているプラズマCVD(化学気
相成長)装置、あるいはプラズマエツチング装置
と基本的な構造がほぼ同様であり、13.56MHzの
高周波電源を使用したアノードカツプリング型の
平行平板電極構造を有している。実際には種々の
装置が使用されているが、均一薄膜形成には平行
平板電極型がよい。このプラズマ重合装置は、第
1図に示すように反応容器(ペルジヤー)1内に
2枚の平行平板電極2及び3を相対向して配し、
高周波電源4を通じてその上部電極2に13.56M
Hzの高周波を印加し、接地された下部電極3上に
試料5を載置するようにして構成される。この装
置6にモノマガス導入用リング7を通じてモノマ
ガス8を単独、あるいはキヤリアガス9と共に供
給し、高周波放電によつてプラズマを発生させれ
ば、そのプラズマ条件に応じて試料5上にプラズ
マ重合された均一な薄膜が形成される。なお10
は排気系、11はキヤリアガス供給部、16は絶
縁体である。
しかしながら、かかる構成のプラズマ重合装置
においては、試料5を載置した下部電極3が接地
されているために、下部電極3の表面上にはセル
フバイアスと呼ばれる大きな電位勾配が生じる。
このセルフバイアスの大きさは一般的には数
100Vとされている。このような領域で形成され
たプラズマ重合膜は、その大きなエネルギーの為
に非常に高度に架橋された網目構造となる。この
プラズマ重合膜をレジスト膜として使用する場
合、膜中に可成りの量の感光基(例えば−
COOR)を含むことが要求されるが、これら感光
基は分解されやすいために強いエネルギー下では
膜中に殆んど残らず、結果として得られる膜は炭
化水素過剰の膜となる。即ち、従来の装置で形成
されたプラズマ重合膜は半導体製造プロセスに於
けるレジスト膜として使用することは不可能であ
つた。
本発明は、上述の点に鑑みプラズマ重合による
感光性高分子膜(レジスト膜)の形成を可能にす
る感光成高分子膜形成用プラズマ処理装置を提供
するものである。
本発明においては、反応容器と、この反応容器
内に配置した上部電極と、反応容器内で上部電極
に対向して上部電極の下部に配置し、電気的に絶
縁された試料台と、反応容器と上部電極間に高周
波電圧を印加する高周波電圧印加手段と、反応容
器内に感光性高分子膜形成用のモノマガスを供給
するモノマガス導入部を備えて成るものである。
以下、第2図を用いて本発明による感光性高分
子膜形成用プラズマ処理装置即ちプラズマ重合装
置の一例を詳細説明する。
本例においては、第2図に示すように反応容器
(ベルジヤ)1内に例えばステンレス製の上部電
極2と、之に対向して上部電極2の下部に試料5
を載置する試料台11とを配置し、容器1と上部
電極2との間に高周波電源(13.56MHz)4を通
じて高周波電圧を印加すると共に、試料台12を
電気的に浮遊状態となす。即ち上部電極2には高
周波を印加し、容器(金属製)1は接地する。試
料台12としては、下部電極3を用いる場合は、
下部電極3を絶縁架台13を介して容器1から絶
縁すると共に、下部電極3上に厚さ5.0mmの石英
製サセプタ14を配するようになす。なお、試料
台12としてはサセプタ14の下の下部電極3は
無くてもよく、又絶縁架台13によつて電気的に
絶縁されていれば下部電極3の上に直接試料5を
載置してもよい。そして、容器1内には上部電極
2及び試料台12間の位置に対応してモノマガス
8を導入するためのモノマガス導入用リング7を
配置する。なお、10は容器1の排気系、11は
上部電極2を通して容器1内にキヤリアガス9を
供給するためのキヤリアガス供給部、16は絶縁
体である。
かかる構成のプラズマ重合装置15において、
反応容器1内を所定真空度まで排気して後、モノ
マガス導入用リング7を通して目的のレジストの
モノマガス8を単独あるいはキヤリアガス9と共
に供給し、容器1と上部電極2間に印加した高周
波電圧に基づく高周波放電によつてプラズマを発
生させれば、試料5上にプラズマ重合されたレジ
スト膜が形成される。このとき、試料5を載置す
る試料台12が電気的に浮遊状態となつているの
で、試料台12上に形成されるセルフバイアス
(所謂フローテイングポテンシヤル)は20V程度
となり、従来の下部電極(試料台に相当)が接地
されている場合に比して1/10程度に減少する。従
つて感光基を含むモノマガスを導入してプラズマ
重合した場合、感光基は分解されずプラズマ重合
膜中に取り込まれることになり、即ち感光性をも
つことになり、従つて、かかる装置で得られたプ
ラズマ重合膜は半導体製造プロセスに用いられる
レジスト膜として使用することができる。
次に、第1図の従来装置と第2図の本発明によ
る装置を夫々用いてプラズマ重合によるレジスト
膜を形成し、露光実験を行つた例を示す。
プラズマ重合膜形成の条件 モノマ(MMA:メチルメタクリレート)
100c.c./min キヤリアガス(Ar) 60c.c./min 圧 力 0.5Torr 高周波電源の出力 150W サセプタの温度 60℃ 熱処理 空気中150℃、30分(安定化処理) 露光及び現像の条件 露光光源はXe−Hg500Wを用い、露光方法は
石英クロムマスクを用いたハードコンタクト法で
ある。
適正露光時間 従来装置による膜 60分 本発明装置による膜 10分 現像液 酢酸エチル 30秒 上記の実施例で明らかなように、従来の装置で
得られたプラズマ重合膜はレジストパターンを得
るために60分の露光時間を必要とするのに対し
て、本発明の装置で得られたプラズマ重合膜は10
分と1/6に露光時間を短縮することができる。又、
モノマとしてα−メチルスチレンのガスを用いれ
ば、露光時間は30秒以内となる。この本発明装置
で得られたプラズマ重合によるレジスト膜は半導
体製造プロセスで十分に使用できるものである。
上述せる如く、本発明によれば試料を載置する
試料台を接地せず電気的に浮遊状態となしたこと
により試料台上のセルフバイアスが著しく低減さ
れ、例えば半導体製造プロセスで使用するレジス
ト膜の形成を可能にするものである。
【図面の簡単な説明】
第1図は従来のプラズマ処理装置の例を示す断
面図、第2図は本発明による感光性高分子膜形成
用プラズマ処理装置の例を示す断面図である。 1は反応容器、2,3は電極、4は高周波電
源、5は試料、12は試料台である。

Claims (1)

  1. 【特許請求の範囲】 1 反応容器と、 前記反応容器内に配置された上部電極と、 前記反応容器内で前記上部電極に対向して上部
    電極の下部に配置され、電気的に絶縁された試料
    台と、 前記反応容器と前記上部電極間に高周波電圧を
    印加する高周波電圧印加手段と、 前記反応容器内に感光性高分子膜形成用のモノ
    マガスを供給するためのモノマガス導入部を備え
    て成る感光性高分子膜形成用プラズマ処理装置。
JP56188920A 1981-11-25 1981-11-25 感光性高分子膜形成用プラズマ処理装置 Granted JPS5890731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56188920A JPS5890731A (ja) 1981-11-25 1981-11-25 感光性高分子膜形成用プラズマ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56188920A JPS5890731A (ja) 1981-11-25 1981-11-25 感光性高分子膜形成用プラズマ処理装置

Publications (2)

Publication Number Publication Date
JPS5890731A JPS5890731A (ja) 1983-05-30
JPH0418456B2 true JPH0418456B2 (ja) 1992-03-27

Family

ID=16232192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56188920A Granted JPS5890731A (ja) 1981-11-25 1981-11-25 感光性高分子膜形成用プラズマ処理装置

Country Status (1)

Country Link
JP (1) JPS5890731A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206027A (ja) * 1984-03-30 1985-10-17 Hitachi Ltd プラズマ処理装置
JPS612320A (ja) * 1984-06-15 1986-01-08 Toshiba Corp 試料処理装置
JPH0225577A (ja) * 1988-07-15 1990-01-29 Mitsubishi Electric Corp 薄膜形成装置
JP5090948B2 (ja) * 2008-02-05 2012-12-05 株式会社ユーテック プラズマcvd装置及びフッ化有機膜、シランカップリング基を有する有機膜

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5190500A (ja) * 1975-02-05 1976-08-07
JPS57180134A (en) * 1981-04-30 1982-11-06 Hitachi Ltd Pattern formation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5190500A (ja) * 1975-02-05 1976-08-07
JPS57180134A (en) * 1981-04-30 1982-11-06 Hitachi Ltd Pattern formation

Also Published As

Publication number Publication date
JPS5890731A (ja) 1983-05-30

Similar Documents

Publication Publication Date Title
US4292384A (en) Gaseous plasma developing and etching process employing low voltage DC generation
JP2000323460A (ja) プラズマエッチング装置
TW307027B (en) Process for reducing circuit damage during pecvd in single wafer pecvd system
JPH0418456B2 (ja)
JPS58100430A (ja) プラズマ処理装置
JPS60123033A (ja) プラズマ処理装置
JPH0241167B2 (ja)
JPS6148569A (ja) プラズマcvd装置
JPS6355939A (ja) ドライエツチング装置
JPS622544A (ja) 無声放電型ガスプラズマ処理装置
JPS59172716A (ja) 半導体製造方法
JPH05326451A (ja) プラズマ処理装置被処理基板固定方法
JPS5832413A (ja) グロ−放電による膜形成装置
JPH02138472A (ja) 推積膜形成装置の洗浄方法
JPH02129371A (ja) 堆積膜形成装置の洗浄方法
JPH0277579A (ja) 堆積膜形成装置の洗浄方法
JP2623672B2 (ja) エッチング加工方法
JPH1116891A (ja) プラズマ処理装置
JPS6013074A (ja) プラズマcvd装置
JPS6115973A (ja) プラズマcvd装置
JPS6278824A (ja) プラズマエツチング法
JPH02281730A (ja) プラズマエッチング法
JPH0737314Y2 (ja) プラズマアッシング装置
JPH0637064A (ja) ドライエッチング方法
JPH1197417A (ja) リアクティブイオンエッチング方法および装置