JPS59165B2 - 自動周波数調整装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、各チャンネルに対応する同調電圧をディジ
タル信号としてメモリに記憶させ、選局時にそのディジ
タル信号を読出してアナログ信号に変換し、電子同調チ
ューナに印加して所定のチャンネルを選局するように構
成されたテレビジョン受像機等の電子選局装置に適用さ
れるチューナの同調ずれを自動的に補正するだめの自動
周波数調整（以下ＡＦＴ と呼ぶ）装置に関する。

従来、テレビジョン受像機等の電子機器においては、電
子同調チューナに印加する同調電圧を、ポテンショメー
タで各チャンネル毎にプリセットし、このポテンション
メータをスイッチで切換えて所定のチャンネルを選局す
るようにした電子選局装置が使用されているが、最近そ
のポテンショメータを不要にしたディジタル方式の電子
選局装置も開発されてきている。

すなわち各チャンネルの同調電圧に対応するディジタル
信号をそれぞれメモリに記憶させておき、選局時に所定
のディジタル信号を読出して、アナログ信号に変換して
電子同調チューナに印加するようにしたもので、第１図
にそのブロック図を示す。

第１図に示す電子選局装置では、メモリに記憶させたデ
ィジタル信号をデユーティ−の変化するハルスミ圧に変
換し、このパルス電圧ヲローパスフィルタを通して直流
電圧化して同調電圧を得るようにしたものである。

すなわち高い周波数のクロック信号ＣＫ１ をカウント
する高速カウンタ１２と、その高周波クロック信号ＣＫ
１を所定数分周したクロック信号ＣＫ２をカウントする
低速カウンタ１３とが設けられている。

低速カウンタ１３の出力はゲート１４を介してレジスタ
１６へ移され、レジスタ１６の出力がコンパレータ１８
において高速カウンタ１２の出力と比較される。

高速カウンタ１２はその所定カウント値（例えば初期値
）がゲート１９によって検出され、そのゲート１９の出
カフ５”ラッチ２０にセット信号として加えられる。

さらにこのラッチ２０にリセット信号としてコンパレー
タ１８の一致出力が加えられ、その結果ラッチ２０の出
力としてパルス信号が得られるが、それはセット信号と
してのゲート１９の出力タイミングが決定されているだ
め一定周期で、かつリセット信号のタイミングによって
デユーティ−の変化するパルス信号となる。

リセット信号は前述のように、コンパレータ１８の一致
出力であり、低速カウンタ１３の出力に応じてそのタイ
ミングが変化する。

すなわち、クロック信号ＣＫ２は高速カウンタ１２が例
えば１回フルカウントする毎に１個の割合で発生するよ
うにクロック信号ＣＫ１を分周したもので、低速カウン
タ１３がこのクロック信号ＣＫ２をカウントするたびに
コンパレータ１８の一致信号はクロック信号ＣＫ１１個
分のタイミングで変化していく。

また低速カウンタ１３のカウント値が変化しない限り一
致信号のタイミングは変化しない。

しだがってラッチ２０の出力としてデユーティ−可変の
パルス信号が得られ、これをローパスフィルタ２２を通
して直流電圧に変換したものを同調電圧として使うこと
ができる３実際の選局動作は次のとおりである。

クロック信号発生回路１５からのクロック信号ＣＫ２が
ゲート２３を介して低速カウンタ１３に加えられること
によって電子同調チューナ４１に印加されている同調電
圧が変化していく。

所定のチャンネルが受信されると、これが信号処理回路
４２で処理されＡＦＴ信号発生回路４３からは、映像中
間周波数を中心周波数とする８字特性のＡＦＴ信号が出
力され、これがＡＦＴ判定回路４４で判定され停止信号
が出力されて、ゲート２３が閉じられ、低速カウンタ１
３が停止する。

それによってそのチャンネルが受信され続ける。

そのときの低速カウンタ１３の出力をゲート１４を切換
えてメモリ１７の所定のアドレスに記憶させておく。

再びゲート２３を開いて低速カウンタ１３を動作させ他
のチャンネルが受信されたところでその低速カウンタ１
３の出力をメモリ１７の他のアドレスに記憶させるよう
にして、以後すべてのチャンネルについて低速カウンタ
１３の各出力をメモリ１７のそれぞれのアドレスに記憶
させておけば、以後の選局操作はメモリ１７のそのチャ
ンネルに対応する記憶内容をゲート１４を介してレジス
タ１６に移すだけで完了する。

なおＡＦＴ判定回路４４は８字特性を有するＡＦＴ信号
から、同調周波数が「正方向にずれている」 「負方向
にずれている」および「中心周波２ 数に一致している
」という３つの状態を判定してそれぞれの信号を出力す
る回路で、例えば本件出願人の出願になる特願昭５２−
１６１１号に明示した回路が適用できる。

以上のように同調電圧に対応するディジタル信号がメモ
リに記憶され、選局時にこのディジタル信号が読出され
てデユーティ−の変化するパルス信号に変換され、さら
に直流電圧に変換されて所定のチャンネルが受信される
が、このような選局装置においても、同調電圧すなわち
同調周波数のずれを補正するＡＦＴ装置が必要となる。

第１図に示す装置では同調電圧の調整もすべてディジタ
ル的に行なっていて微調用パルス信号を作り、これをラ
ッチ２０の出力であるパルス信号（粗調用パルス信号）
に加え、あるいは減らして同調電圧を調整している。

すなわち微調用パルスも粗調用パルスと同様に高速カウ
ンタ３１の例えば初期状態をゲート３２で検出してラッ
チ３３をセットし、低速カウンタ３４の出力と、高速カ
ウンタ３１の出力の一致をコンパレータ３５で検出して
ラッチ３３をリセットするようにして得ている。

ＡＦＴ動作は次のようにしてなされる。

高速カウンタ３１にはクロック信号発生回路１５からの
クロック信号ＣＫ３をカウントし続けるが、同調がとれ
ている場合にはＡＦＴ判定回路４４からの信号によって
ゲート３６が閉じられており低速カウンタ３４にはクロ
ック信号ＣＫ４は加わらず、微調用パルスは発生しない
。

同調がずれるとＡＦＴ信号が発生し、ＡＦＴ判定回路４
４で、同調がどちら側へずれたかが判定され、判定信号
が出力される。

この信号によってゲート３６が開き、低速カウンタ３４
がクロック信号ＣＫ４０カウントを開始する。

それによってラッチ３３から微調用パルス信号が出力さ
れ、これが加減算マトリクス２１に加えられる。

同調電圧が減少する方向にずれた場合には、判定信号に
よってラッチ２０の出力である粗調用パルス信号に微調
用パルスが加え合わされるように加減算マトリクス２１
が制御され、両パルス信号が加え合わされて、ローパス
フィルタ２２に加えられ同調電圧が補正される。

同調電圧が増加し続は再び同調がとれると、ＡＦＴ判定
回路４４から信号が出力されゲート３６が閉じる。

次に同調電圧が増加する方向にずれるとＡＦＴ判定回路
４４がこれを判定し低速カウンタ３４はダウンカウンタ
になり、微調用パルスのデユーティ−が減少し、同調電
圧が減少していく。

低速カウンタ３４が初期状態になっても依然として判定
信号が出力されていると、初期状態がゲート３７で検出
され、低速カウンタ３４はアップカウンタに切換えられ
、同時に加減算制御回路３８によって加減算マトリクス
回路２１は減算を行なうように制御され、同調電圧が減
少され続け、同調がとれたところで低速カウンタ３４は
停止する。

再び同調電圧が減少する方向にずれると低速カウンタ３
４がダウンカウンタになり、初期状態になったところで
加減算マトリクス回路２１が加算を行なうように制御さ
れ、低速カウンタ３４はアップカウンタになる。

以上のよりなＡＦＴ装置においては、微調用パルス信号
は、クロック信号ＣＫ３ 、ＣＲ２の周波数に応じた速
度で発生するため、周波数を高くすると同調電圧の補正
が速く行なわれ、ＡＦＴ引込み速度が速くなるが、同調
電圧の変化に対するＡＦＴ信号の応答が遅れ、同調がと
れたことをＡＦＴ信号で判定して同調電圧の変化を停止
させてもそのときの同調電圧はすでに正しい値を通過し
ている。

したがって再び同調電圧が逆向きに補正され始めるが、
やはり同様にＡＦＴ信号で同調がとれたことを判定して
同調電圧の変化を停止させたときにはすでに正しい値を
通過してしまっている。

このようにして同調電圧が発振を起してしまう。

ＡＦＴ信号の遅れはローパスフィルタ２２でも発生する
ため、実際の同調電圧のずれはかなりなものになる。

この問題を起さずに同調電圧を正確な値に引込ませるに
はクロック信号の周波数を数１０Ｈ２にしなければなら
ないが、充分な微調整を行なうために低速カウンタ３４
にクロック信号が１個加わったときの同調周波数の変化
幅を１０ＫＨ２に設定すると、ＩＭＨ２を引込むにはク
ロック信号が１００個必要となり、クロック信号の周波
数を５０ Ｈ２とすると、正しい同調周波数に調整され
るまでに２秒かかつてし捷い実用に供さなくなる。

この発明は以上の点に対処してなされたもので同調電圧
がずれた場合に、短時間でそれを正しい値に補正するこ
とのできる装置を提供することを目的とする。

以下図面を参照してこの発明のＡＦＴ装置を詳細に説明
する。

この発明のＡＦＴ装置によれば、同調電圧がずれた場合
にＡＦＴ信号によってこれが検出されて、速い速度で同
調電圧が補正され、所定時間経過後に自動的に補正の速
度、すなわちクロック信号の周波数が低く切換えられ、
正しい値を行き過ぎて停止信号が発生された時点から再
び所定時間経過後に自動的にクロック信号の周波数がさ
らに低く切換えられて補正の速度が遅くなり最終的に正
しい値に補正されるようにしたものである。

第２図はこの発明のＡＦＴ装置のブロック図である。

粗調用パルス信号発生回路５１は、第１図におけるラッ
チ２０、およびこのラッチ２０にセット、リセット信号
を供給するだめの各種カウンタ、ゲート、レジスタで構
成されだ粗調用パルス信号発生回路と同一のものであり
同様に微調用パルス信号発生回路５２も第１図に示され
たものと同一回路構成のものである。

またその仙薬１図と同じ番号で示すものは第１図と同じ
ものである。

チャンネル選択スイッチ５３はチャンネル数に対応する
複数のスイッチを有し、希望のチャンネルを選択するだ
めのもので、その操作によりメモリ制御回路５４に信号
が送られ、メモリ制御回路５４はメモリ１７のアドレス
を設定すると同時に記憶内容のレジスタ１６への読出し
、低速カウンタ１３からの信号の書込みを行なう。

クロック信号切換回路５５は所定時間毎にクロック信号
発生回路１５からのクロック信号ＣＫ、の周波数を切換
えて低速カウンタ３４に供給するだめの回路である。

クロック信号ＣＫ４０周波数の切換えは、チャンネル選
択スイッチ５３によって所定のチャンネルが受信された
ときから所定時間経過後に、またＡＦＴ判定回路４４か
ら同調電圧が正しい値であることを示すいわゆる停止信
号が供給されたときから所定時間経過後にそれぞれ自動
的に行なわれる。

粗調パルス信号発生回路５１から発生される粗調用パル
ス信号のチューティーを変化させ電圧を変えていって所
定のチャンネルが受信されたところでＡＦＴ判定回路４
４の出力により、粗調用パルス信号のチューティーの変
化を停止させる。

そこでチャンネル選択スイッチ５３の希望のスイッチを
操作することにより、メモリ制御回路５４が働いてその
スイッチに対応するアドレスで、メモリ１７に低速カウ
ンタ１３の出力が記憶される。

以後すべてのチャンネルに対して同様な操作により低速
カウンタ１３の各出力をメモリ１７の各アドレスに記憶
させる。

この操作を書込み操作という。

この操作時には微調用パルス信号発生回路５２は動作し
ない。

読出し操作時には、チャンネル選択スイッチ５３の操作
によって、メモリ制御回路５４が働き、対応するメモリ
１７のアドレスの内容がレジスタ１６に移され、そのチ
ャンネルが受信される。

この読出し操作時に微調用パルス信号発生回路５２は動
作可能状態となっている。

さてチャンネル選択スイッチ５３の操作によってチャン
ネルが受信されたときから所定時間経過後にクロック切
換回路５５はクロック信号ＣＫ。

の周波数を低く切換える。

以上の動作は必らず行なわれるが、もしこのとき正しく
同調がとられていると、ＡＦＴ判定回路４４からの信号
によって、微調用パルス信号発生回路５２は動作せず、
クロック信号は微調用パルス信号発生回路５２の低速カ
ウンタ３４には加えられない。

チャンネル選択スイッチ５３が操作されたときにすでに
同調がずれていると、ＡＦＴ判定回路４４から信号が発
生し、微調用パルス信号発生回路５２が動作して、クロ
ック信号発生回路１５からのクロック信号ＣＫ４がクロ
ック信号切換回路５５を介して低速カウンタ３４に導か
れる。

このときクロック信号切換回路５５はチャンネル選択ス
イッチ５３の操作によってリセットされており、クロッ
ク信号ＣＫ４は高い周波数で加えられ、微調用パルス信
号発生回路５２の動作によって同調電圧が補正され正し
い値に向って変化していく。

リセットされてから所定時間経過後にクロック信号切換
回路５５はクロック信号ＣＫ４の周波数を低く切換える
ように動作する。

それによって同調電圧の変化速度は遅くなり、さらに正
しい値に向って変化していくが、前述のとおりＡＦＴ信
号の応答の遅れによって同調電圧は正しい値を通過した
ところでその変化が停止し、再び正しい値に向って変化
していく。

このときクロック信号切換回路５５はＡＦＴ判定回路４
４から発生される停止信号によってトリガされ、所定時
間経過後にクロック信号ＣＫ４の周波数をさらに低く切
換える。

以後その繰返しで、最終的に同調電圧が正しい値に補正
される。

なお、チャンネル選択スイッチ５３の操作後しばらくた
ってから同調がずれだときは、クロック信号ＣＫ４は一
度波数が低く切換えられたものから使われ始める。

第３図にクロック信号切換回路５５の具体例を示す。

・クロック信号切換回路５５は、クロック信号ＣＫ
、を分周する３段のカウンタ６１と、とのカウンタ６１
によって１／２，１／４，１／８に分周された出力Ｆ１
〜Ｆ３を、チャンネル選択スイッチ５３の操作時から所
定時間経過後およびＡＦＴ判定回路４４からの停止信号
が加わったときから所定時間経過後にそれぞれ切換おて
出力端に導く論理手段とを有する論理手段はカウンタ６
１の１／２と１／４の分周出力Ｆ１ とＦ２ を切換え
るだめのフリップフロップ６３と、カウンタ６１の１／
８の分周出力Ｆ３ を選択するフリップフロップ６４と
、時間を設定してフリップフロップ６３゜６４を駆動す
るだめのフリップフロップ６５〜６９を有する。

フリップフロップ６５，６６．６９の各リセット端子Ｒ
には、チャンネル選択スイッチ５３が操作されたことを
示す信号が入力端子７０から加えられる。

またチャンネル選択スイッチ５３からの信号は、ノアゲ
ート７２の一方の入力端子に加えられると共にインバー
タ７３を介してフリップフロップ６３の一方の入力端子
に加えられる。

ノアゲート７２の他方の入力端子にはＡＦＴ判定回路４
４から停止信号が入力端子７１を介して加えられその出
力Ｈはフリップフロップ６８の一方の入力端子に加えら
れる。

フリップフロップ６８の一方の出力Ｃはフリップフロッ
プ６３の他方の入力端子に加えられると共にナントゲー
ト７４の一方の入力端子に加えられる。

このナントゲート７４の他方の入力端子にはフリップフ
ロップ６７のＱ出力が加えられ、その出力■はフリップ
フロップ６５のデータ入力端子りに加えられると共にノ
アゲート７５の第１の入力端子に加えられる。

フリップフロップ６７のデータ入力端子りには入力端子
７６を介してクロック信号発生回路１５からのクロック
信号ＣＰが加えられる。

フリップフロップ６５の出力Ｑはフリップフロップ６６
のデータ入力端子りに加えられ、出力ｑはノアゲート７
５の第２の入力端子に加えられる。

フリップフロップ６６の出力Ｑはノアゲート１５の第３
の入力端子に加えられる。

これらフリップフロップ６５゜６６でカウンタを構成し
ている。

ノアゲート７５はその第４の入力端子にフリップフロッ
プ６８の出力でか加えられ、出力Ｅがナントゲート７７
とアンドゲート７８のそれぞれ一方の入力端子に加えら
れる。

ナノトゲ−ドア１の他方の入力端子には入力端子７６か
らインバータ７９を介してクロック信号Ｃｐが加えられ
、その出力Ｇはノリツブフロップ６８の他方の入力端子
に加えられる。

フリップフロップ６３の出力Ａはナントゲート８０の一
方の入力端子に加えられ、出力人はナントゲート８１の
一方の入力端子に加えられると共にフリップフロップ６
４の一方の入力端子に加えられ、さらにアンドゲート７
８の他方の入力端子に加えられる。

ナントゲート８０の他方の入力端子にはカウンタ６１の
１／２の分周出力Ｆ１の論理反転された信号が、丑だナ
ントゲート８１の他方の入力端子にはカウンタ６１の１
／４の分周出力Ｆ２の論理反転された信号がそれぞれ加
えられ、それらの出力はナントゲート８２の第１と第２
の入力端子に加えられる。

フリップフロップ６４はその他方の入力端子にフリップ
フロップ６９の出力ｑが加えられ、その出力Ｂはナント
ゲート８２の第３の入力端子に、出力屈はナントゲート
８３の一方の入力端子にそれぞれ加えられる。

ナントゲート８３の他方の入力端子にはカウンタ６１の
１／８の分周出力Ｆ３が加えられる。

ナントゲート８２゜８３の各出力はナントゲート８４の
一方と他方の入力端子に加えられ、このナントゲート８
４は出力端子８５から微調用パルス発生回路５２に加え
られる。

次に以上のように構成されたクロック信号切換回路５５
の動作を第４図のタイミングチャートを参照して説明す
る。

チャンネル選択スイッチ５３の操作により、第４図ａに
示す信号が入力端子７０に加えられると、これがインバ
ータ７３を介してフリップフロップ６３の一方の入力端
子に加えられるため第４図Ａに示すようにフリップフロ
ップはその出力Ａが論理値１に出力人が論理値０になる
。

その結果ナントゲート８０が開き、ナントゲート８１が
閉じ、さらに第４図Ｂに示すようにフリップフロップ６
４の出力Ｂが論理値１に出力百が論理値０になる。

それによってナントゲート８２が開きナントゲート８３
が閉じ、ナントゲート８４が開く。

以上のようにナンドゲー）８０，８２，８４が開き、ナ
ントゲート８Ｌ ８３が閉じるだめカウンタ６１の１／
２の分周出力Ｆ１ の論理反転された信号が出力端子８
５へ導かれ、微調用パルス信号発生回路５２へ周波数の
高いクロック信号が加えられる。

このとき同調がずれていたとするとＡＦＴ判定回路４４
からの信号によって微調用パルス信号発生回路５２は動
作状態になっており、クロック信号の供給によって同調
電圧が補正され第５図に示すように同調周波数が速度Ｆ
１で変化していく。

一方チヤンネル選択スイッチ５３の操作により入力端子
７０に加えられる信号によってフリップフロップ６５，
６６．６９はリセットされており、同時に第４図Ｈに示
すように入力端子７０からの信号が一方の入力端子に加
えられるノアゲート７２の出力Ｈも論理値０になり、ま
た第４図Ｃに示すようにフリップフロップ６８の出力Ｃ
が論理値１になってナントゲート７４が開いているため
、第４図Ｃｐに示すクロック信号Ｃｐがデータ入力端子
りに加えられているフリップフロップの出力Ｑ（クロッ
ク信号Ｃｐの１／２分周出力）が第４図Ｉに示すように
ナントゲート７４の出力Ｉトシてフリップフロップ６５
のデータ入力端子りに加えられる。

フリップフロップ６５．６６で構成されるカウンタによ
ってナントゲート７４の出力■がカウントされ、フリッ
プフロップ６８の出力でか論理値０であるだめ第４図６
５Ｑ、６６Ｑに示すフリップフロップ６５の出力Ｑ、フ
リップフロップ６６の出力Ｑ１およびナンドゲー）７４
の出力■がすべて論理値Ｏになったときに、第４図Ｅに
示すようにノアゲート７５の出力Ｅが論理値１になり、
ナントゲート７７の一方の入力端子に加えられる。

このタイミングは必らずクロック信号Ｃｐの立上がりと
なり、そのクロック信号Ｃｐの立下がりにおいてインバ
ータ７９の出力が論理値１になり第４図Ｇに示すように
ナントゲート７γの出力Ｇが論理値Ｏになって７リツプ
フロツプ６８が反転する。

その結果フリップフロップ６８の出力Ｃは論理値１にな
りノアゲート７５の出力Ｅは論理値Ｏになってナントゲ
ート７７の出力Ｇは再び論理値１にもどる。

このときフリップフロップ６８の出力Ｃは論理値Ｏにな
るだめナントゲート７４が閉じると共にフリップフロッ
プ６３が反転し、ナントゲート８０が閉じ、ナントゲー
ト８１が開く。

このときフリップフロップ６９は依然としてリセットさ
れたｉｔでその出力りは論理値１であるからフリップフ
ロップ６４は反転せずナントゲート８３は閉じ、ナント
ゲート８２．８４は開いている。

以上のようにナントゲート８Ｌ ８２，８４が開き、ナ
ントゲート８０゜８３が閉じているため、カウンタ６１
の１／４の分周出力Ｆ２の論理反転された信号が出力端
子８５へ導かれ、微調用パルス信号発生回路５２へ周波
数が低く切換えられたクロック信号が加えられる。

それによって第５図に示すように同調周波数が速度Ｆ２
で変化していく。

この速度の変化するタイミングｔ１は、チャンネル選択
スイッチ５３の操作のタイミングｔ。

から６個目のクロックパルスの立下がりとなる。

同調周波数が速度Ｆ２で変化していって中心周波数ｆ９
を通過した点ａで第４図すに示す停止信号がＡＦＴ
判定回路４４から出力され、これが入力端子７１からノ
アゲート７２の他方の入力端子に加えられるためノアゲ
ート７２の出力Ｈは論理値０になりフリップフロップ６
８が反転し、その出力Ｃが論理値１になる。

このフリップフロップ６８の反転によってはフリップフ
ロップ６３の動作状態は変化せず、またフリップフロッ
プ６９もリセットされたままで、フリップフロップ６４
も変化せず、出力端子８５には引続きカウンタ６１の１
／４の分周出力Ｆ２の論理反転された信号が導かれ、同
調周波数は速度Ｆ２で逆方向に補正されるようになる。

しかしながらフリップフロップ６８の反転によってナン
トゲート７４が開くため、フリップフロップ６７の出力
Ｑが出力■として７リツプフロツプ６５のデータ入力端
子りに加えられる。

フリップフロップ６５．６６でこのナントゲート７４の
出力Ｉをカウントし、フリップフロップの出力り、ノリ
ツブフロップの出力Ｑ、ナントゲート７４の出力■がそ
れぞれ論理値Ｏになったところでノアゲート７５の出力
Ｅが論理値１になる。

このときフリップフロップ６３の出力λは論理値１であ
るため、アンドゲート７８の出力は論理値１になり第４
図６９４に示すようにフリップフロップ６９の出力ぐは
論理値Ｏになって７リツプフロツプ６４が反転する。

そしてクロック信号の立下が９において、インバータ７
９の出力が論理値１になってナントゲート７７の出力Ｇ
が論理値Ｏになってフリップフロップ６８が反転する。

それによってナントゲート７４，７７が閉じる。

またフリップフロップ６３は変化せずフリップフロップ
６４は反転したままでその出力Ｂは論理値Ｏ１出力百が
論理値１になるためナントゲート８２が閉じ、ナントゲ
ート８３，８４が開き、カウンタ６１の１／８の分周出
力Ｆ３の論理反転された信号が出力端子８５へ導かれ、
第５図に示すタイミングｔ２で微調用パルス信号発生回
路５２へ周波数がさらに低く切換えられたクロック信号
が加えられる。

それによって第５図Ｆ３に示すように同調周波数が変化
していきついに中心周波数で停止し、微調用パルス信号
発生回路５２ヘクロツク信号が供給されなくなり同調電
圧、すなわち同調周波数が同調点で保持される。

この後、同調周波数が中心点をずれてもフリップフロッ
プ６３．６４が変化しないためクロック信号は」／８に
分周されたものがそのまま使われる。

別のチャンネルが選局されることによってクロック信号
切換回路５．５は最初の状態にもどり同じ動作を繰返す
。

同調がずれてから補正されるまでの時間は、第５図に示
すように最初から速度Ｆ３で補正される場合（一点鎖線
で示す）よりもかなり速くなるものである。

なおチャンネル選択スイッチ５３の操作後およびＡＦＴ
判定回路４４から停止信号が出力された後に同調周波数
の変化の速度が切換えられるまでの時間は、ナントゲー
ト１４の出力■をカウントするカウンタの段数を変えた
り、あるいはゲートのとり方を変えたりすることによっ
て自由に設定できる。

チャンネル選択スイッチ５３の操作後、同調周波数の変
化速度が切換えられるまでの時間は最も高い周波数のク
ロック信号Ｆ、で同調周波数を変化させた場合にＡＦＴ
信号が遅れる時間と略等しく設定し、また停止信号が出
力されてから同調周波数の変化速度が切換わるまでの時
間はクロック信号Ｆ２で変化させた場合にＡＦＴ信号が
遅れて行き過ぎる時間と略等しく設定しておけばより好
ましい動作が期待できる。

すなわち同調周波数のずれの小さいところで低い周波数
のクロック信号Ｆ３に切換わるため、中心周波数に補正
されるまでに短い時間で行なえる。

またクロック信号ＣＫ４を分周するカウンタ６１の段数
をさらに増すことによって分周クロック信号Ｆ１〜Ｆ３
の周波数をもつと低いものにすることができる。

以上のようにこの発明のＡＦＴ装置の一実施例によれば
、ＡＦＴ信号を２つのカウンタ、コンパレータ、ゲート
等によってデユーティの変化するパルス信号に変換し、
さらにそれを直流電圧に変換してＡＦＴ電圧を得るよう
にしたＡＦＴ装置において、チャンネル選局時から所定
時間経過後、同調周波数が中心周波数に一致する前の時
点および中心周波数を通り越して所定時間経過後の時点
のそれぞれにおいて、順次カウンタへ供給するクロック
信号の周波数を低く切換えるようにしたため短い時間で
同調周波数の補正が行なえるものである。

なおこの発明のＡＦＴ装置は以上述べた実施例に限定さ
れるものではなく、カウンタ、一般的なデジタル−アナ
ログ変換器を使ったデジタル方式の電子選局装置にも適
用できる。

このような電子選局装置においてはカウンタの出力をデ
ジタル−アナログ変換器によって同調電圧に変換して電
子同調チューナに加えて選局するものでＡＦＴ装置はＡ
ＦＴ信号に応じてカウンタにクロック信号を供給して同
調周波数を補正するようにしている。

したがってクロック信号の周波数を前述のように切換え
てやれば始めにかなり高い周波数のクロック信号を使う
ことができ短い時間で同調周波数の補正が行なえるもの
である。

前述のこの発明の実施例においてもパルス信号発生用の
高速カウンタ、コンパレータ、ラッチゲート、ローパス
フィルタを、低速カウンタの出力を直流電圧に変換する
だめのデジタル−アナログ変換器と考えることもできる
。

まだ前述の実施例における粗調用パルス信号発生回路は
、要するに粗調用の直流電圧を発生するものであればよ
く、パルスのデユーティ−を変化させるタイプのものに
限定されない。

【図面の簡単な説明】

第１図は従来のＡＦＴ装置を備えた電子選局装置のブロ
ック図、第２図はこの発明のＡＦＴ装置を備えた電子選
局装置のブロック図、第３図は第２図の要部の論理回路
図、第４図および第５図は第３図に示す論理回路の動作
を説明するだめのタイミングチャートおよび特性図であ
る。 ２２・・・・・・ローパスフィルタ、３１．３４・・・
・・・カウンタ、３３・・・・・・コンパレータ、４１
・・・・・・電子同調チューナ、４３・・・・・・ＡＦ
Ｔ信号発生回路、４４・・・・・・ＡＦＴ判定回路、５
５・・・・・・クロック信号切換回路。

Claims (1)

【特許請求の範囲】
1. １ クロック信号をカウントするアップダウンカウンタ
   と、このアップダウンカウンタのデジタル出力信号を直
   流電圧に変換するデジタル−アナログ変換器と、前記直
   流電圧が同調電圧の全部あるいは一部として加えられる
   電子同調チューナと、この電子同調チューナの同調周波
   数のずれに対応する自動周波数調整信号を出力する自動
   周波数調整信号発生回路と、前記自動周波数調整信号を
   検出して前記アップダウンカウンタをアップカウントあ
   るいはダウンカウントさせかつ停止させるカウンタ制御
   手段と、前記同調周波数がずれていることが検出された
   場合に所定時間経過ごとに前記クロック信号の周波数を
   切換えて前記同調周波数を調整するだめの回路であって
   選局時から所定時間経過後、同調周波数が中心周波数に
   一致する前までの時点および中心周波数を通り越して所
   定時間経過後の時点まで、更にこの所定時間経過後の時
   点から中心周波数に一致する前までの時点のそれぞれに
   おいて前記クロック信号の周波数を順次低く切換えるよ
   うにし、選局時から同調周波数が中心周波数を通過した
   時点より所定時間経過後までの期間とこの所定時間経過
   時点から中心周波数に一致するまでの期間の掃引方向を
   反転させたクロック信号切換回路とを具備した自動周波
   数調整装置。