JPS59163909A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPS59163909A JPS59163909A JP58037650A JP3765083A JPS59163909A JP S59163909 A JPS59163909 A JP S59163909A JP 58037650 A JP58037650 A JP 58037650A JP 3765083 A JP3765083 A JP 3765083A JP S59163909 A JPS59163909 A JP S59163909A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- transistor
- vin
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は信号処理装置に関し、詳しくは過大入力信号が
加えられた場合、入力信号を所定のレベルに制限する振
幅制限回路を具えた信号処理装置に関する。
加えられた場合、入力信号を所定のレベルに制限する振
幅制限回路を具えた信号処理装置に関する。
従来例の構成とその問題点
従来として、入力信号は電圧の状態で回路に入力し、信
号処理装置内で電流に変換して信号処理を行うことがよ
く用いられている。第１図は従来の信号処理装置を示す
。図中１は信号入力端子、２．３は差動増幅器を形成す
るトランジスタ、４は電流源、５はトランジスタ３のベ
ース直流電圧源、６および７は一般的にカレントミラー
回路と呼称される電圧−電流変換回路用トラン、ジスタ
、８は信号出力端子、そしてｅは電源端子である０次に
動作を説明する。第１図において、信号入力端子１にす
なわちトランジスタ２のベースに、電源端子９の電圧Ｅ
以上の電圧が入力された場合、トランジスタ６．７は遮
断状態に入シ、正常なカレントミラー動作が不可能にな
り、したがって、所定の信号処理が実行できないものと
なる。特に第１図の信号処理装置を低電圧電源で使用す
る場合、たとえば、電源端子９の電圧Ｅが６ｖ以下で使
用せられるときに、信号入力端子１に加えられる入力パ
ルスが、ＴＴＬ回路やＣ−ＭＯ８０シックの出力である
ならば、一般的に５ Ｖｐ−ｐ のパルスが人、力され
ることから、特に上記の不都合が存在することとなる。
号処理装置内で電流に変換して信号処理を行うことがよ
く用いられている。第１図は従来の信号処理装置を示す
。図中１は信号入力端子、２．３は差動増幅器を形成す
るトランジスタ、４は電流源、５はトランジスタ３のベ
ース直流電圧源、６および７は一般的にカレントミラー
回路と呼称される電圧−電流変換回路用トラン、ジスタ
、８は信号出力端子、そしてｅは電源端子である０次に
動作を説明する。第１図において、信号入力端子１にす
なわちトランジスタ２のベースに、電源端子９の電圧Ｅ
以上の電圧が入力された場合、トランジスタ６．７は遮
断状態に入シ、正常なカレントミラー動作が不可能にな
り、したがって、所定の信号処理が実行できないものと
なる。特に第１図の信号処理装置を低電圧電源で使用す
る場合、たとえば、電源端子９の電圧Ｅが６ｖ以下で使
用せられるときに、信号入力端子１に加えられる入力パ
ルスが、ＴＴＬ回路やＣ−ＭＯ８０シックの出力である
ならば、一般的に５ Ｖｐ−ｐ のパルスが人、力され
ることから、特に上記の不都合が存在することとなる。
発明の目的
本発明は上記の不都合を排除するためになされたもので
あって、入力信号の振幅を使用電源電圧以下に制限する
振幅制限回路を具えた信号処理装置を提供するものであ
る。
あって、入力信号の振幅を使用電源電圧以下に制限する
振幅制限回路を具えた信号処理装置を提供するものであ
る。
発明の構成
本発明は一方のトランジスタのベース側に被処理信号が
、他方のトランジスタのベース側に前記被処理信号を所
定のレベルに設定する第１の直流電圧がそれぞれに与え
られたＰＮＰ ）ランジスタよシなる第１０差動増幅器
と、前記第１０差動増幅器の共通エミッタ接続点が一方
のトランジスタのベース側に、第２の直流電圧が他方の
トランジスタのベース側に与えられた第２の差動増幅器
と、前記第２の差動増幅器のいずれか一方のトランジス
タのコレクタ側に接続された電圧−電流変換回路とを具
えることにより、過大な入力信号が加えられた場合に、
前記入力信号を所定のレベルに制限して、常に安定に動
作しうる信号処理装置である。
、他方のトランジスタのベース側に前記被処理信号を所
定のレベルに設定する第１の直流電圧がそれぞれに与え
られたＰＮＰ ）ランジスタよシなる第１０差動増幅器
と、前記第１０差動増幅器の共通エミッタ接続点が一方
のトランジスタのベース側に、第２の直流電圧が他方の
トランジスタのベース側に与えられた第２の差動増幅器
と、前記第２の差動増幅器のいずれか一方のトランジス
タのコレクタ側に接続された電圧−電流変換回路とを具
えることにより、過大な入力信号が加えられた場合に、
前記入力信号を所定のレベルに制限して、常に安定に動
作しうる信号処理装置である。
実施例の説明
第２図は本発明の一実施例を示す。図中１０゜１１は差
動増幅器を形成するＰＮＰ ）ランジスタ、１２は電流
源、そして１３はトランジスタ１１のベースに直流電圧
を与える直流電圧源である。ここで、第１図の従来例と
同じものは同一番号を付した。また、第２図は各部の動
作波形図である。
動増幅器を形成するＰＮＰ ）ランジスタ、１２は電流
源、そして１３はトランジスタ１１のベースに直流電圧
を与える直流電圧源である。ここで、第１図の従来例と
同じものは同一番号を付した。また、第２図は各部の動
作波形図である。
第２図、第３図を参照しながら動作を詳細に説明する。
信号入力端子１に、被処理信号Ｗｉｎが加えられると、
トランジスタ１ｏおよび１１の動作状態は前記Ｗｉｎと
トランジスタ１１のベース電圧すなわち直流電圧源１３
の電圧１１５との大小関係で決定される。
トランジスタ１ｏおよび１１の動作状態は前記Ｗｉｎと
トランジスタ１１のベース電圧すなわち直流電圧源１３
の電圧１１５との大小関係で決定される。
まず、被処理信号Ｔｉｎがｖ１５ よりも充分小さい場
合にはトランジスタ１０はオン、トランジスタ１１はオ
フとなり、このときにトランジスタ１０゜１１の共通エ
ミッタ接続点に生じる電圧ｖＯは、Ｔｏ ＝ Ｗｉｎ
＋ ｖＥｎｇｏ −−−（１）となる。こ
こで、ＶＥＩＩＮＯはトランジスタ１０のエミッタ・ベ
ース間の順方向電圧であシ、その値はほぼ０．７ｖであ
る。
合にはトランジスタ１０はオン、トランジスタ１１はオ
フとなり、このときにトランジスタ１０゜１１の共通エ
ミッタ接続点に生じる電圧ｖＯは、Ｔｏ ＝ Ｗｉｎ
＋ ｖＥｎｇｏ −−−（１）となる。こ
こで、ＶＥＩＩＮＯはトランジスタ１０のエミッタ・ベ
ース間の順方向電圧であシ、その値はほぼ０．７ｖであ
る。
また、被処理信号Ｗｉｎがｖ１３よりも充分に大きい場
合には、トランジスタ１０はオフ、トランジスタ１１′
はオンとなり、このときの前記電圧ｖ。
合には、トランジスタ１０はオフ、トランジスタ１１′
はオンとなり、このときの前記電圧ｖ。
は、
Ｔｏ ＝ Ｖ＋３＋ ｖ］：Ｂ１１ ＋・
・＋＋＋ ・・＋ （２）と゛なる。ここでＶＥＲ
＋＋ はトランジスタ１１のエミッタ・ベース間の順方
向電圧であり、この値もほぼ０．７ｖである。
・＋＋＋ ・・＋ （２）と゛なる。ここでＶＥＲ
＋＋ はトランジスタ１１のエミッタ・ベース間の順方
向電圧であり、この値もほぼ０．７ｖである。
上記を、第３図を用いてさらに説明する。信号入力端子
１に、第３図ａに示すように、最大振幅値が電源端子９
の電圧Ｅに等しく、最小値が零ボルトのパルスが加えら
れたならば、トランジスタ１０．１１の共通エミッタ接
続点には、第３図すに示す電圧ｖｏが生じ、さらにその
最大振幅値Ｖ工は直流電圧源１３の電圧７１３ で定め
られることになる。
１に、第３図ａに示すように、最大振幅値が電源端子９
の電圧Ｅに等しく、最小値が零ボルトのパルスが加えら
れたならば、トランジスタ１０．１１の共通エミッタ接
続点には、第３図すに示す電圧ｖｏが生じ、さらにその
最大振幅値Ｖ工は直流電圧源１３の電圧７１３ で定め
られることになる。
さらにトランジスタ１０．１１の共通エミッタ接続点に
生じた第３図すに示される電圧ｖｏは、トランジスタ２
０ベースへ与えられる。前述のごとく、この電圧ｖｏは
直流電圧源１３を設定することによって、最大振幅値を
調節でき、この結果電源端子９の電圧Ｅよシロ低くする
ことは可能である。したがって、従来例にみられたよう
に、電圧Ｅのパルスが直接に加えられるような不都合は
排除できるものとなる。
生じた第３図すに示される電圧ｖｏは、トランジスタ２
０ベースへ与えられる。前述のごとく、この電圧ｖｏは
直流電圧源１３を設定することによって、最大振幅値を
調節でき、この結果電源端子９の電圧Ｅよシロ低くする
ことは可能である。したがって、従来例にみられたよう
に、電圧Ｅのパルスが直接に加えられるような不都合は
排除できるものとなる。
トランジスタ２，３から形成された差動増幅器は電流源
４で作動され、前記電圧ｖｏは直流電圧源５の直流電圧
ｖ５と比較されて、トランジスタ６．７を介して、信号
出力端子８に電流として導出される。ここで、信号出力
端子８に取り出される電流は電流源４を基準に、トラン
ジスタ６と７の大きさで定められることがすでに知られ
ている。
４で作動され、前記電圧ｖｏは直流電圧源５の直流電圧
ｖ５と比較されて、トランジスタ６．７を介して、信号
出力端子８に電流として導出される。ここで、信号出力
端子８に取り出される電流は電流源４を基準に、トラン
ジスタ６と７の大きさで定められることがすでに知られ
ている。
たとえば、トランジスタ６と７が同じ大きさであれば、
電流源４の電流値が信号出力端子８に出力されるものと
なる。
電流源４の電流値が信号出力端子８に出力されるものと
なる。
発明の効果
以上実施例を用いて説明したごとく、本発明によれば、
電圧−電流変換回路に加えられる入力信号振幅を、所定
の振幅値に設定する振幅制限回路を設けたことから、前
記電圧−電流変換回路に、電源電圧以上の信号が加わる
ことが排除できるものとなる。したがって、本発明の信
号処理装置に電源電圧以上の入力信号が印加された場合
であっても正常に作動することができ、その工業的価値
は太きい。
電圧−電流変換回路に加えられる入力信号振幅を、所定
の振幅値に設定する振幅制限回路を設けたことから、前
記電圧−電流変換回路に、電源電圧以上の信号が加わる
ことが排除できるものとなる。したがって、本発明の信
号処理装置に電源電圧以上の入力信号が印加された場合
であっても正常に作動することができ、その工業的価値
は太きい。
第１図は従来の信号処理装置の回路図、第２図は本発明
の信号処理装置の一実施例の回路図、第３図ａ、ｂはそ
の各部の動作波形図を示す。 １・・・・・・信号入力端子、２，３・・・・・・ＮＰ
Ｎトランジスタ、４．１２・・・・・・電流源、６，１
３・・・・・・直流電圧源、６，７・・・・・・カレン
トミラー用トランジスタ、８・・・・・・信号出力端子
、９・・・・・・電源端子、１０゜１１・・・・・・Ｐ
ＮＰ）ランジスタ０１９．１ 第１図 図 − ／ ３ 図
の信号処理装置の一実施例の回路図、第３図ａ、ｂはそ
の各部の動作波形図を示す。 １・・・・・・信号入力端子、２，３・・・・・・ＮＰ
Ｎトランジスタ、４．１２・・・・・・電流源、６，１
３・・・・・・直流電圧源、６，７・・・・・・カレン
トミラー用トランジスタ、８・・・・・・信号出力端子
、９・・・・・・電源端子、１０゜１１・・・・・・Ｐ
ＮＰ）ランジスタ０１９．１ 第１図 図 − ／ ３ 図
Claims (1)
- 一方のトランジスタのベース側に被処理信号が他方のト
ランジスタのベース側に前記被処理信号を所定のレベル
に設定する第１の直流電圧がそれぞれに与えられたＰＮ
Ｐ）ランジスタよりなる第１の差動増幅器と、前記第１
の差動増幅器の共通エミッタ接ａ点が一方のトランジス
タのベース側に、第２の直流電圧が他方のトランジスタ
のベース側に与えられた第２の差動増幅器と、前記第２
の差動増幅器のいずれか一方のトランジスタのコレクタ
側に接続された電圧−電流変換回路とを具えた信号処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58037650A JPS59163909A (ja) | 1983-03-08 | 1983-03-08 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58037650A JPS59163909A (ja) | 1983-03-08 | 1983-03-08 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59163909A true JPS59163909A (ja) | 1984-09-17 |
Family
ID=12503516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58037650A Pending JPS59163909A (ja) | 1983-03-08 | 1983-03-08 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59163909A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448583A (en) * | 1989-08-28 | 1995-09-05 | Fujitsu Limited | Apparatus and method using analog viterbi decoding techniques |
-
1983
- 1983-03-08 JP JP58037650A patent/JPS59163909A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448583A (en) * | 1989-08-28 | 1995-09-05 | Fujitsu Limited | Apparatus and method using analog viterbi decoding techniques |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4560921A (en) | Comparator circuit with built in reference | |
| US4685048A (en) | AC-DC transformation circuit | |
| JPH0521445B2 (ja) | ||
| JPS59163909A (ja) | 信号処理装置 | |
| JP2591301B2 (ja) | 折れ線特性回路 | |
| JPS6359197B2 (ja) | ||
| JPH0717012Y2 (ja) | 基準電位変換回路 | |
| JPH07105662B2 (ja) | 多機能差動増幅器 | |
| JP3221058B2 (ja) | 整流回路 | |
| JPH0449701Y2 (ja) | ||
| JP2725290B2 (ja) | 電力増幅回路 | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JP2548419B2 (ja) | 増幅回路 | |
| JPS5832347Y2 (ja) | 複合積分回路 | |
| JPH0139014Y2 (ja) | ||
| JPS5816366B2 (ja) | レベルシフトカイロ | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP2600890B2 (ja) | パルスエッジ伸張回路 | |
| JPH0310245B2 (ja) | ||
| JPH0584683B2 (ja) | ||
| JPS63304706A (ja) | リミタ増幅回路 | |
| JPS60185412A (ja) | 振幅制限回路 | |
| JPH0120565B2 (ja) | ||
| JPH0219648B2 (ja) | ||
| JPH104683A (ja) | 全波整流回路 |