JPS59163641A - マイクロプロセサ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロプログラム制御方式を採用した制御装
置に関し、特にマイクロプログラムを記憶装置から読出
す際の処理能力を向上するための改良された手段に関す
る。

（従来技術） 従来からこの種のマイクロプログラム制御方式を採用し
ている制御装置では、処理能力を向上させる一つの手段
として、マイクロプログラム記憶部からマイクロプログ
ラムを先行読出しする方法があった。第１図（Ａ）およ
び第１図（Ｂ）においては、従来方法における先行読出
し動作のタイムチャートを示す図である。第１図（Ａ）
においては、マイクロプログラムの次に実行すべき番地
があらかじめ定められている場合の実例を示すものであ
る。すなわち、マイクロプログラム記憶部のｎ番地に格
納されているマイクロ命令を実行しているサイクルでは
、マイクロプログラム記憶部Ｆ＞（ｎ＋１　）番地の読
出しを行っている。したがって、読出し時間はマイクロ
命令実行時間にマスクされてしまうので、処理能力が向
上する。しかし、第１図（Ｂ）において、マイクロプロ
グラム記憶部のｎ番地で条件付き分岐のマイクロ命令が
実行され、分岐条件が成立して、次の分岐先のマイクロ
プログラム記憶部のｍ番地を実行する場合には、次のよ
うな問題を生ずる。すなわち、先行読出しによりマイク
ロプログラム記憶部のｎ番地に格納されているマイクロ
命令を実行している途中で読出された（ｎ＋１）番地の
内容は無効になり、新たにマイクロプログラム記憶部の
ｍ番地を読出し、さらに次のサイクルでｍ番地に格納さ
れているマイクロ命令を実行する。このため、条件付き
分岐のマイクロ命令においては分岐条件が成立した場合
に先行読出しの効果がなくなってしまうという欠点があ
った。

（発明の目的） 本発明の目的は、条件付き分岐のマイクロ命令の条件が
成立した時にも、次の実行サイクルを有効に使用するこ
とができるようにして処理能力の低下を防止すると共に
、分岐先のマイクロプログラムが格納されているマイク
ロプログラム記憶部を選択することができるように構成
することにより従来方式の欠点を除去し、分岐条件が成
立したときにも先行読出しの効果を保持することができ
るようにしたマイクロプロセサ制御装置を提供すること
にある。

（発明の４成） 本発明によるマイクロプロセサ制御装置ハアドレス火折
部と、複数個のマイクロブロクラム記憶部と１選択部と
、マイクロプログラム実行レジスタと、デコーダと２条
件判定部と、ラッチと、　ｆｔ１ｌ＋御部とを具備して
構成したものである。

アドレス選択部は、アドレス情報をツタ択して送出する
ためのものである。複数個のマイクロプログラム記憶部
に、アドレス選択部から送出されたアドレス情報により
アクセスすることができ、マイクロプログラムを格納す
るだめのものである。

選択部は、複数個のマイクロプログラム記憶部から読出
されたマイクロプログラムのうちの一つを選択するため
のものである。

マイクロプログラム実行レジスタは、選択部に読出され
てきたマイクロプログラムを格納して実行するためのも
のである。

デコーダは、マイクロプログラム実行レジスタの内部に
セットされたマイクロ命令を解読するためのものである
。

条件判定部は、マイクロ命令が条件付き分岐のマイクロ
命令であるか否かを判定するためのものである。

ラッチは、条件判定部から選択部への選択信号を保持し
ておくためのものである。

制御部は、上記各部を制御するためのものである。

（実施例） 次に本発明について図面を参照して詳細に説明する。

第２図は本発明によるマイクロプロセサ制御装置の一実
施例のブロック構成図を示す。第２図において、１はア
ドレス情報を送出するアドレス、）、折部、２ａＵ第１
のマイクロブロクラム記憶部、２ｂけ電２のマイクロプ
ログラム記憶部、３は第１あるいは第２のマイクロプロ
グラム記憶部２ａ。

２ｂから読出されたマイクロプログラムを選択する選択
部、４は選択部３により選択されたマイクロプログラム
を格納して実行するマイクロプログラム実行レジスタ、
５はマイクロプログラム実行レジスタ４の内部にセット
されたマイクロ命令を解読するデコーダ、７Ｈ条件付き
分岐であるか否かを判定する条件判定部、８は条件判定
部７から選択部３への選択信号を保持するラッチ、６Ｉ
ｒｉ上記各系統を制御するための制御部である。

第３図は、第２図に示すマイクロプロセサ制御装置の動
作を示すタイムチャートであり、第３図から分岐条件が
成立するか、あるいＩ／ｉ成立しないかのいずれの場合
であっても先行読出し効果が得られることを示している
。第３図において、初期条件としてラッチ８は選択部３
によって第１のマイクロプログラム記憶部２ａに格納さ
れているマイクロプログラムを選択する信号を保持して
いるものとする。この場合には、アドレス選択部１によ
り選択されたアドレス信号により第１および第２のマイ
クロプログラム記憶部２ａ、２ｂがアクセスされ、アク
セスされたアドレスからマイクロプログラムが読出され
、選択部３により選択された内容のみがマイクロプログ
ラム実行レジスタ４に格納されて実行される。ここで、
マイクロプログラム実行レジスタ４に格納されたマイク
ロプロクラムが条件付き分岐のマイクロ命令であった場
合には、デコーダ５により条件付き分岐命令であること
が解読され、これによって動作条件が規定される。これ
により、条件判定指定信号、ならびに制御部６からのテ
ス）［号が条件判定部７に加えられ、条件判定部７によ
り所望の論理がとられる。この結果、分岐条件が成立す
ると、条件判定部γから所定の選択（Ｍ号が出力される
。本実施例においては、この信号は第１および第２のマ
イクロプログラム記憶部２ａ　、２ｂのうちからの一つ
を選択するための切換え反転信号である。ラッチ８を経
由して選択部３を選択指示し、あらかじめ先行読出され
ているマイクロプログラム記憶部（例えば２ａ）の内容
をいま一つのマイクロプログラム記憶部（例えば２ｂ）
の内容に切換えて、マイクロプログラム実行レジスタ４
に格納して実行する。前者は分岐条件が不成立の場合に
実行されるマイクロプログラムであり、後者は分岐条件
が成立した場合に実行されるマイクロプログラムである
。上記実行の後に、条件判定部７からの選択信号はラッ
チ８に保持されるため、後者のマイクロプログラム記憶
部（例えば２ｂ）に格納されたマイクロプログラムが条
件付き分岐のマイクロ命令であって、条件判定部８によ
り判定条件が成立し、前者のマイクロブロクラム記憶部
（例えば２ａ）の内容に切換えられるまで、後者のマイ
クロプログラム記憶部（例えば２ｂ）が選択されて実行
される。すなわち、第１のマイクロプログラム記憶部２
ａに格納されているマイクロプログラムに対して分岐条
件が成立した場合、マイクロプログラムは第２のマイク
ロプログラム記憶部２ｂに格納される。一方、第２のマ
イクロプログラム記憶部２ｂに格納されているマイクロ
プログラムに対して分岐条件がＩＪｙ立した場合、マイ
クロプログラムは第１のマイクロプログラムｊＵ−１ｆ
ｉＪ　２　ａに格納される。しかし、条件口」宇部７あ
るいはラッチ８に対して指示７！ｊ、制御信号を送出す
るマイクロ命令を設け、遮折部３への選択信号を任意に
設定し、分岐条件が成立したときに第１あるいは第２の
マイクロブロクラム記憶部２ａ、２ｂのいずれに格納す
るかを任意に設定することができるように構成し、マイ
クロプログラム記憶部（２ａまたは２ｂ）のアドレス配
置に融通性を与えることは容易に推測できる。

次に、第３図に示すタイムチャートにおいて、第１のマ
イクロプログラム記憶部２ａのｎ番地にお・いて条件付
き分１１ｊ４のマイクロ命令が実行されると、このとき
の胱出し番地は（ｎ＋ｘ）番地を先行ｇ、；、出してい
るため、分岐条件が成立した場合、あるいは成立しない
場合のいずれの場合でも、次のサイクルの命令は有効で
あるとして処理することができる。

上記実施例では２個のマイクロプログラム記・謔部によ
り構成するものとしたが、これは説明を簡略化するだめ
のものであり、３個以上のマイクロプログラム記憶部に
ょシ構成できることは明白である。この場合、選択部１
１に個（ｋ〉３）から一つを選ぶものであり、条件判定
部Ｔがらの選択信号、ならびにラッチ８の出力はそれぞ
れに個（ｋ〉３）から一つを選択するものである。また
、マイクロブロクラム記憶部はそれぞれ任意の容量を有
するものを設けることができ、条件付き分岐命令の発生
数と１発生番地とに見合って構成できることは容易に理
解できるものである。

（発明の効果） 本発明には以上説明したように、条件付き分岐のマイク
ロ命令の条件が成立したときにも、次のｔ行すイクルを
有効に使用することができ、処理能力の低下を防止する
と共に、従来のように分岐時の分岐先アドレスを特に設
定する必要はなく、分岐先のマイクロプログラムが格納
されているマイクロプログラム記憶部を選択することが
できるように構成することにより、分岐先アドレス決定
手段は不必要であり、論理構造がきわめて簡単であると
いう効果がある。

【図面の簡単な説明】

第１図は、従来方法によるマイクロプロセサ制御方式の
動作を示すタイムチャートである。 第２図は、本発明によるマイクロプロセサ制御装置の一
笑施例を示すブロック図である。 第３図は、第２図のマイクロプロセサ制御装置の動作を
示すタイムチャートである。 １・・・・・アドレス選択部 ２ａ、２ｂ−・・マイクロプログラム記憶部３・・・・
・選択部 ４１Ｉｌ＋ｅマイクロプログラム実行レジスタ５・・・
・・デコーダ ６・・・・・被制御部 ７・・・・・条件判定部 ８・・・・・ラッチ ２・１図　　″ （Ａ”１ ンノンリイクｒｔ−−−−−、−− リ；イｆ＋ｒイｏルーーー、−−−ｎ／ｌ？１．、タニ
＋１−−１λ゛イｔｌｉイクル一一一一一−−ヒーー−
２η−−ａω′Ｊ睨ＭＦＩ定−プイミνグ 第２図 之・３図 第１１め

Claims (1)

1. 【特許請求の範囲】 アドレス情報を選択して送出す・るためのアドレス選択
   部と、前記アドレス選択部から送出された前記アドレス
   情報によりアクセスすることができマイクロプログラム
   を格納するための複数個のマイクロプログラム記憶部と
   、前記複数個のマイクロプログラム記憶部から読出され
   たマイクロプログラムのうちの一つを選択するための選
   択部と。 前記選択部に読出されたマイクロプログラムを格納して
   実行するだめのマイクロプログラム実行レジスタと、前
   記マイクロプログラム実行レジスタの内部にセットされ
   たマイクロ命令を解読するだめのデコーダと、前記マイ
   クロ命令が条件付き分岐のマイクロ命令であるか否かを
   判定するための条件判定部と、＠記条件判定部から前記
   選択部への選択信号が送出されたときにこれを保持して
   おくためのラッチと、前記谷部を制御するための制御部
   とを具備して構成したことを特徴とするマイクロプロセ
   サ制御装置。