JPS59161892A - Pattern circuit board - Google Patents

Pattern circuit board

Info

Publication number
JPS59161892A
JPS59161892A JP3582983A JP3582983A JPS59161892A JP S59161892 A JPS59161892 A JP S59161892A JP 3582983 A JP3582983 A JP 3582983A JP 3582983 A JP3582983 A JP 3582983A JP S59161892 A JPS59161892 A JP S59161892A
Authority
JP
Japan
Prior art keywords
pattern
circuit board
wiring
board
lead wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3582983A
Other languages
Japanese (ja)
Inventor
茂 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3582983A priority Critical patent/JPS59161892A/en
Publication of JPS59161892A publication Critical patent/JPS59161892A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [技術分野] 本発明はパターン配線技術、特に、たとえばプリント基
板やウエハプローバの如き基板上のパターンを配線接続
するのに利用して有効なパターン配線技術に関するもの
である。
[Detailed Description of the Invention] [Technical Field] The present invention relates to pattern wiring technology, and particularly to a pattern wiring technology that is effective when used to connect patterns on a substrate such as a printed circuit board or a wafer prober. .

[背景技術] 一般に、たとえばプリント基板やウェハプローブカード
のような基板において2極間を接続する場合、第1図に
示すように、基板1の表面パターン2をジャンパー線用
のリード線3で間接的に接続することが考えられる。
[Background Art] Generally, when connecting two poles on a board such as a printed circuit board or a wafer probe card, as shown in FIG. It is conceivable to connect the

しかしながら、このような配線構造は、リード線3で2
極間の接続を行った場合、信号線が長くなり、外部から
の影響を受は易くなるという問題点がある。また、2極
以上の接続となった場合、リード線が多くなり、接続に
ミスが多くなる。作業効率が低下してしまうという問題
がある。さらに、リード線を正しく配線しているか否か
のチェック時にミスが多くなり、さらに外観の見栄えも
良くない等の問題がある。
However, in such a wiring structure, the lead wire 3 has two
When connecting between poles, there is a problem in that the signal line becomes longer and is more susceptible to external influences. Furthermore, when two or more poles are connected, the number of lead wires increases, resulting in many connection errors. There is a problem that work efficiency decreases. Further, there are problems such as more mistakes are made when checking whether the lead wires are correctly wired, and the appearance is not good.

し発明の目的] 本発明の目的は、基板上のパターン配線の接続をリード
線なしで直接接続することにより行うことのできるパタ
ーン配線技術を提供することにある。
OBJECT OF THE INVENTION] An object of the present invention is to provide a pattern wiring technique that allows pattern wiring on a substrate to be connected directly without lead wires.

なお、本発明の前記ならびにその他の目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。
The above and other objects and novel features of the present invention will become clear from the description of this specification and the accompanying drawings.

[発明の概要] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
[Summary of the Invention] A brief overview of typical inventions disclosed in this application is as follows.

すなわち、パターンの配線接続をリード線を用いること
な(行い得るようにすることにより、パターン配線接続
を効率的に行うことができ、前記目的を達成することが
できる。
That is, by making it possible to connect the pattern wiring without using lead wires, the pattern wiring connection can be made efficiently and the above object can be achieved.

[実施例] 第2図は本発明によるパターン配線基板の一実施例を示
す平面図である。
[Embodiment] FIG. 2 is a plan view showing an embodiment of a patterned wiring board according to the present invention.

この実施例において、パターン配線基板としての基板1
1はたとえばウェハプローブカードまたはプリント基板
であり、この基板11の表裏両面には、それぞれ表面パ
ターン12と裏面パターン13がいずれもマトリックス
状に形成されている。
In this embodiment, a substrate 1 as a patterned wiring board
1 is, for example, a wafer probe card or a printed circuit board, and a front surface pattern 12 and a back surface pattern 13 are formed in a matrix on both the front and back surfaces of this board 11, respectively.

したがって、表面パターン12と裏面パターン13とは
直角に交差している。
Therefore, the front pattern 12 and the back pattern 13 intersect at right angles.

このような直角状の交差部14は第3図に拡大して示す
ように、表面パターン12はリング状に形成される一方
、裏面パターン13は基板11の裏面から表面にかけて
形成したスルーホールを表面パターン12のリング状部
のほぼ中心部に臨ませ、基板11の表面側にまで裏面パ
ターン13を導通させている。
As shown in an enlarged view in FIG. 3, such a right-angled intersection 14 is formed in the front surface pattern 12 in a ring shape, while in the back surface pattern 13, a through hole formed from the back surface to the front surface of the substrate 11 is formed in the front surface. The back pattern 13 is made to face approximately the center of the ring-shaped portion of the pattern 12 and to be electrically connected to the front surface side of the substrate 11.

その結果、本実施例では、表面パターン12と裏面パタ
ーン13は第3図に拡大して示すようなリング状部とそ
の中心部のスルーホール導電部とをたとえば半田等で直
接接続することにより、リード線を必要とすることなく
2極間またはそれ以上の接続を効果的におこなうことが
できる。また、交差部での配線接続により、同一線に複
数の配線をリード線なしで行うことが可能である。
As a result, in this embodiment, the front pattern 12 and the back pattern 13 are formed by directly connecting the ring-shaped part and the through-hole conductive part in the center with solder or the like, as shown in the enlarged view in FIG. Connections between two or more poles can be effectively made without the need for lead wires. Further, by connecting wires at intersections, it is possible to connect a plurality of wires to the same line without using lead wires.

[効果コ 本発明によれば、リード線を用いることなくパターン配
線の接続を効果的に効率良(行うことができる。
[Effects] According to the present invention, pattern wiring can be connected effectively and efficiently without using lead wires.

また、リード線が不要であることにより、作業効率を向
上させることができ、配線チェックが簡単である。
Furthermore, since lead wires are not required, work efficiency can be improved and wiring checks can be easily performed.

さらに、リード線が不要であることにより、配線接続構
造の外観の見栄えが良くなる。
Furthermore, since lead wires are not required, the appearance of the wiring connection structure is improved.

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on examples, it goes without saying that the present invention is not limited to the above-mentioned examples and can be modified in various ways without departing from the gist thereof. Nor.

たとえば、表面パターンと裏面パターンは必ずしもマト
リックス状でなくてもよく、その交差部も他の構造にす
ることができる。
For example, the front surface pattern and the back surface pattern do not necessarily have to be in a matrix shape, and their intersections can also have other structures.

[利用分野] 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるプリント基板、ウェ
ハプローブカードに適用した場合について説明したが、
他の各種配線基板にも広く利用できる。
[Field of Application] The above explanation has mainly focused on the case where the invention made by the present inventor is applied to printed circuit boards and wafer probe cards, which are the fields of application that formed the background of the invention.
It can also be widely used for various other wiring boards.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はプリント基板の一例の平面図、第2図は本発明
によるパターン配線基板の一実施例の平面図、 第3図は第2図のパターン交差部の拡大部分図である。 11・・・基板、12・・・表面パターン、13・・・
裏面パターン、14・・・交差部。 第  1  図 第  2 図 グ3、 第  3  図 −45′
1 is a plan view of an example of a printed circuit board, FIG. 2 is a plan view of an embodiment of a patterned wiring board according to the present invention, and FIG. 3 is an enlarged partial view of a pattern intersection in FIG. 2. 11... Substrate, 12... Surface pattern, 13...
Back pattern, 14...intersection. Figure 1 Figure 2 Figure 3, Figure 3-45'

Claims (1)

【特許請求の範囲】 1、表裏両面にパターンを形成した基板において、パタ
ーンどうしを基板の一面上で直接接続するよう構成した
ことを特徴とするパターン配線基板。 2、パターンが基板の表裏両面にマトリックス状に形成
され、このマトリックス状パターンの交差部を基板の一
面上で直接接続することを特徴とする特許請求の範囲第
1項記載のパターン配線基板。
[Scope of Claims] 1. A patterned wiring board, characterized in that, in a board having patterns formed on both the front and back sides, the patterns are directly connected to each other on one surface of the board. 2. The patterned wiring board according to claim 1, wherein the pattern is formed in a matrix on both the front and back surfaces of the board, and the intersections of the matrix patterns are directly connected on one surface of the board.
JP3582983A 1983-03-07 1983-03-07 Pattern circuit board Pending JPS59161892A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3582983A JPS59161892A (en) 1983-03-07 1983-03-07 Pattern circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3582983A JPS59161892A (en) 1983-03-07 1983-03-07 Pattern circuit board

Publications (1)

Publication Number Publication Date
JPS59161892A true JPS59161892A (en) 1984-09-12

Family

ID=12452843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3582983A Pending JPS59161892A (en) 1983-03-07 1983-03-07 Pattern circuit board

Country Status (1)

Country Link
JP (1) JPS59161892A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63149533U (en) * 1987-03-20 1988-10-03
US10667395B2 (en) 2018-01-16 2020-05-26 Toshiba Electronic Devices & Storage Corporation Interposer substrate and multilayer printed substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63149533U (en) * 1987-03-20 1988-10-03
US10667395B2 (en) 2018-01-16 2020-05-26 Toshiba Electronic Devices & Storage Corporation Interposer substrate and multilayer printed substrate

Similar Documents

Publication Publication Date Title
JPS59161892A (en) Pattern circuit board
JPH05313936A (en) In-circuit emulator
JPH0828395B2 (en) Flexible circuit board and liquid crystal display device
JPH04329692A (en) Both side mounting type memory package
JPH0548353U (en) Inversion board for mounting multiple ICs in the forward direction with high integration
JPH0353313Y2 (en)
JPS582091A (en) Printed circuit board
JPH0471260A (en) Electronic part
JPH0413849Y2 (en)
JPH0617329Y2 (en) Flexible printed circuit board
JPS59163887A (en) Method of wiring printed board pattern
JPH0644122Y2 (en) Universal board
JP2857823B2 (en) Electronic component mounting structure on circuit board
JPS5987892A (en) Printed circuit board
JPS6134771U (en) printed wiring board
JPS62155596A (en) Electronic circuit
JPS63236393A (en) Method of forming pattern of printed board
JPH114052A (en) Printed circuit board
JPS5933769A (en) Wiring structure between circuit boards
JPS6094791A (en) Printed circuit board
JPS59121856U (en) Printed board
JPH04266081A (en) Printed-circuit board
JPH01316961A (en) Printed wiring board mounted with ic socket
JPH02266587A (en) Circuit substrate
JPS63253692A (en) Through-hole substrate