JP2857823B2 - Electronic component mounting structure on circuit board - Google Patents

Electronic component mounting structure on circuit board

Info

Publication number
JP2857823B2
JP2857823B2 JP5022679A JP2267993A JP2857823B2 JP 2857823 B2 JP2857823 B2 JP 2857823B2 JP 5022679 A JP5022679 A JP 5022679A JP 2267993 A JP2267993 A JP 2267993A JP 2857823 B2 JP2857823 B2 JP 2857823B2
Authority
JP
Japan
Prior art keywords
electronic component
terminal
circuit board
terminals
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5022679A
Other languages
Japanese (ja)
Other versions
JPH06237062A (en
Inventor
敏裕 花村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5022679A priority Critical patent/JP2857823B2/en
Publication of JPH06237062A publication Critical patent/JPH06237062A/en
Application granted granted Critical
Publication of JP2857823B2 publication Critical patent/JP2857823B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本願発明は、回路基板に対する電
子部品の実装構造に関し、狭ピッチ多ピン型の、たとえ
ばLSI等の電子部品に対し、両対辺にそれぞれ複数の
端子をもつ電子部品を基板上の配線パターンを介して電
気的に接続し、所定の回路を構成する場合において、上
記配線パターンを含めた実装スペースを著しく削減する
ことができるようにしたものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting structure of an electronic component on a circuit board, and more particularly to an electronic component having a plurality of terminals on both opposite sides of a narrow pitch multi-pin type electronic component such as an LSI. In a case where a predetermined circuit is electrically connected via an upper wiring pattern to configure a predetermined circuit, a mounting space including the wiring pattern can be significantly reduced.

【0002】[0002]

【従来の技術および発明が解決しようとする課題】たと
えば、図3の回路をもつチップネットワーク抵抗器1
を、マイコン等のLSI2にプルアップ抵抗として接続
するような場合、上記LSI2のピン3…と上記チップ
ネットワーク抵抗器1の各端子4…を基板5上で接続す
るべき配線パターンは、従来、図4に示すようなものと
するのが常識であった。
2. Description of the Related Art For example, a chip network resistor 1 having the circuit of FIG.
Is connected as a pull-up resistor to an LSI 2 such as a microcomputer, the wiring pattern to connect the pins 3 of the LSI 2 and the terminals 4 of the chip network resistor 1 on the substrate 5 is a conventional one. It was common sense to use something like that shown in Figure 4.

【0003】すなわち、上記チップネットワーク抵抗器
1は、長矩形状の平面形状をもつとともに、その両側対
辺にそれぞれ複数の端子4…が等間隔で並んでいるが、
これらの複数の端子4…をLSI2の所定のピン3…に
それぞれに接続するための配線パターンを形成するにあ
たり、上記チップネットワーク抵抗器1における上記L
SI2と反対側の辺の端子4a…とLSI2とを接続す
る配線6は、チップネットワーク抵抗器1の平面形状を
迂回するようにして形成されていた。
[0003] That is, the chip network resistor 1 has an elongated rectangular planar shape, and a plurality of terminals 4 are arranged at equal intervals on both sides of the chip network resistor 1.
In forming a wiring pattern for connecting these terminals 4 to predetermined pins 3 of the LSI 2, respectively, the L in the chip network resistor 1 is formed.
The wiring 6 connecting the terminal 4a on the opposite side to the SI2 and the LSI 2 is formed so as to bypass the planar shape of the chip network resistor 1.

【0004】そうすると、上記迂回状の配線は、各端子
4a…から延びる配線が互いに交差することが許されな
いということも手伝って、回路基板上でのかかる迂回状
の配線パターンの占める面積が大きくなってしまうとい
う問題が生じる。かかる傾向は、チップネットワーク抵
抗器1の端子数が増えれば増える程強まることになり、
その結果、限られた面積の回路基板への電子部品の実装
密度が著しく低下してしまう。換言すると、所定の回路
を形成するに当たり、そのための部品を搭載するべき回
路基板の大きさを所定以下にすることができず、そもそ
もが回路基板等の電子装置の小型化、高密度実装化をね
らって開発されたLSIやチップネットワーク抵抗器を
用いるにもかかわらず、実装するための回路基板を所定
以下に小型化することができないということになってい
たのである。
Then, the area of the detour-shaped wiring pattern occupied by the detour-shaped wiring pattern on the circuit board increases because the wirings extending from the terminals 4a are not allowed to cross each other. Problem arises. This tendency becomes stronger as the number of terminals of the chip network resistor 1 increases,
As a result, the mounting density of electronic components on a limited area circuit board is significantly reduced. In other words, when forming a predetermined circuit, the size of a circuit board on which components for that purpose are to be mounted cannot be reduced to a predetermined size or less. In spite of using an LSI or a chip network resistor developed with the aim, the circuit board to be mounted cannot be reduced in size to a predetermined size or less.

【0005】本願発明は、上記の事情のもとで考え出さ
れたものであって、LSI等の電子部品に対し、両対辺
にそれぞれ複数の端子をもつ電子部品を回路基板上で電
気的に接続するにあたり、そのための配線パターンも含
めて実質的な実装スペースを著しく削減し、部品実装密
度を格段に上げることができるようにすることをその課
題としている。
The present invention has been conceived in view of the above circumstances. An electronic component having a plurality of terminals on both opposite sides is electrically connected to an electronic component such as an LSI on a circuit board. It is an object of the present invention to substantially reduce a substantial mounting space, including a wiring pattern for the connection, and to remarkably increase a component mounting density.

【0006】[0006]

【課題を解決するための手段】上記の課題を解決するた
め、本願発明では、次の技術的手段を講じている。
Means for Solving the Problems To solve the above problems, the present invention takes the following technical means.

【0007】すなわち、本願発明は、少なくとも一側に
複数の端子ピンを等ピッチで備える第一の電子部品と、
上記第一の電子部品に近い第一側部およびその反対側で
ある第二側部にそれぞれ複数の端子を有する第二の電子
部品とを、上記第一の電子部品の一側の複数の端子ピン
と、上記第二の電子部品の第一側部および第二側部の
端子とを電気的に接続するようにして回路基板に実装す
る電子部品の実装構造であって、回路基板上の配線パタ
ーンを、上記第一側部の各端子に接続される各パッドか
らそれぞれ導体パターンが上記第一の電子部品の一側の
所定の端子ピンに向けて延出するとともに、上記第二側
部の各端子に接続される各パッドからそれぞれ導体パタ
ーンが上記第二の電子部品の下を通って上記第一の電子
部品の一側の所定の端子ピンに向けて延出し、回路基板
上の上記第一の電子部品と第二の電子部品との間の領域
においては、上記第一側部の各端子に接続される各パッ
ドから延出する導体パターンと上記第二側部の各端子に
接続される各パッドから延出する導体パターンとが、交
互に、かつ上記第二の電子部品の端子間ピッチの約半分
のピッチで形成されていることを特徴としている。
That is, the present invention provides a first electronic component having a plurality of terminal pins on at least one side at an equal pitch;
A second electronic component having a plurality of terminals on a first side close to the first electronic component and a second side opposite to the first side, a plurality of terminals on one side of the first electronic component; A mounting structure of an electronic component mounted on a circuit board so as to electrically connect pins and respective terminals of a first side and a second side of the second electronic component, wherein wiring on the circuit board is provided. The conductor pattern extends from each pad connected to each terminal on the first side toward a predetermined terminal pin on one side of the first electronic component, and From each pad connected to each terminal on the two sides, a conductor pattern extends under the second electronic component toward a predetermined terminal pin on one side of the first electronic component, and the circuit board In the region between the first electronic component and the second electronic component above, The conductor pattern extending from each pad connected to each terminal of the first side portion and the conductor pattern extending from each pad connected to each terminal of the second side portion are alternately, and It is characterized in that it is formed at a pitch of about half the pitch between terminals of the two electronic components.

【0008】[0008]

【発明の作用および効果】本願発明は要するに、両側に
それぞれ複数の端子を有する電子部品(第二の電子部
品)の両側各端子と、LSI等の多ピン型電子部品(第
一の電子部品)の一側の端子とを回路基板上で関連され
る場合において、上記第二の電子部品における、上記第
一の電子部品と反対側(第二側部)の各端子と上記第一
の電子部品の所定の端子ピンとをつなぐための配線パタ
ーンを、従前のように、第二の電子部品の平面形状を迂
回させて形成するのではなく、第二の電子部品の下を通
って、すなわち、上記第一の電子部品と反対側(第二側
部)の各端子と対応するパッドから第一の電子部品方向
に導体を延ばして形成することにより、回路基板上の上
記第一の電子部品の一側と第二の電子部品の第一側部
の間の領域においては、上記第二の電子部品の上記第一
の電子部品側(第一側部)の各端子に接続される各パッ
ドから延出する導体パターンと上記第二の電子部品の上
記第一の電子部品と反対側(第二側部)の各端子に接続
される各パッドから延出する導体パターンとが、交互
に、かつ上記第二の電子部品の端子間ピッチの約半分の
ピッチで形成されるようにしたものである。
The invention of the present application is, in short, a terminal on both sides of an electronic component (second electronic component) having a plurality of terminals on both sides, and a multi-pin electronic component such as an LSI (first electronic component). A terminal on the side opposite to the first electronic component (the second side) of the second electronic component and the first electronic component The wiring pattern for connecting to the predetermined terminal pin is not formed so as to bypass the planar shape of the second electronic component as before, but under the second electronic component, that is, by forming extending the conductor in a first electronic component direction from the corresponding pads and the terminals opposite to the first electronic component (second side), one of the first electronic component on the circuit board In the area between the side and the first side of the second electronic component A conductor pattern extending from each pad connected to each terminal on the first electronic component side (first side) of the second electronic component, and the first electronic component of the second electronic component. The component and the conductor pattern extending from each pad connected to each terminal on the opposite side (second side) are formed alternately and at a pitch of about half the terminal pitch of the second electronic component. That's what I did.

【0009】第二の電子部品の端子のうち、第一の電子
部品側(第一側部)に位置する各端子と第一の電子部品
の一側の端子とをつなぐための配線パターンは、当然の
ことながら、最短距離、すなわち、各端子と対応するパ
ッドから第一の電子部品の一側の端子に向けてそれぞれ
延ばされるのであるが、上記第一の電子部品と反対側
(第二側部)の各端子から延びる導体パターンは、第二
の電子部品の下を通った後、それぞれ、第一の電子部品
側の各端子用パッドから延びる導体の間を通って第一の
電子部品の一側の各端子に向けて延びることになる。そ
して、回路基板上の第一の電子部品の一側と第二の電子
部品の第一側部との間における配線パターンの形成ピッ
チは、第二の電子部品の各側の端子間ピッチの約半分と
いう、高密度なものとなる。
[0009] Of the terminals of the second electronic component, each terminal located on the first electronic component side (first side) and the first electronic component.
The wiring pattern for connecting the one side of the terminals of, course, the shortest distance, ie, than it is extended respectively toward the one side of the terminal of the first electronic component from the corresponding pads to each terminal After the conductor pattern extending from each terminal on the opposite side (second side portion) of the first electronic component passes under the second electronic component, the respective terminal pads on the first electronic component side, respectively. , And extends toward the terminals on one side of the first electronic component. The pitch of the wiring pattern between one side of the first electronic component on the circuit board and the first side of the second electronic component is approximately equal to the pitch between terminals on each side of the second electronic component. It is a high density of half.

【0010】しかも、従来、この種の電子部品の実装構
造においては、電子部品の下に隠れる領域が配線パター
ンのための領域としては利用されず、電子部品を迂回す
る恰好で配線パターンが形成されていたため、基板上の
スペースが二重に無駄となっていたが、本願発明では、
かかる二重の無駄を全く省き、全体的に、配線スペース
を削減することができるのである。かかる効果は、第一
の電子部品がたとえばLSIのように端子が非常に狭い
間隔で形成されている場合に顕著となる。
Furthermore , in the conventional mounting structure of this type of electronic component, a region hidden under the electronic component is not used as a region for the wiring pattern. The space on the substrate was wasted twice, but in the present invention,
Such double waste can be completely eliminated, and the wiring space can be reduced as a whole. This effect is
Electronic components have very narrow terminals like LSI
This is remarkable when formed at intervals.

【0011】したがって、配線パターンが占有する面積
も含めた第一の電子部品および第二の電子部品の回路基
板上での実装面積が従前に比較して著しく削減され、よ
り高密度な部品実装が実現される。換言すると、同一の
機能をもつ回路を回路基板上に構成するにあたり、その
ための回路基板の大きさを著しく縮小することができ、
かかる回路を装備する電子装置のより一層の小型化に寄
与することができる。また、配線パターンを最短距離で
形成できることから、配線抵抗を最小限に抑えることが
できるという付随的効果もある。
Therefore, the mounting area of the first electronic component and the second electronic component on the circuit board, including the area occupied by the wiring pattern, is significantly reduced as compared with the prior art, and higher-density component mounting is achieved. Is achieved. In other words, when configuring circuits having the same function on a circuit board, the size of the circuit board for that purpose can be significantly reduced,
This can contribute to further downsizing of an electronic device equipped with such a circuit. In addition, the wiring pattern can be
To minimize wiring resistance.
There is a side effect of being able to do it.

【0012】さらには、従来は、第二の電子部品の両側
に配線パターンのためのスペースをあけておく必要があ
った、すなわち、第一の電子部品と反対側の領域をも、
配線パターンのためのスペースとしてあけておく必要が
あったため、第二の電子部品の配置するべき位置がそれ
だけ制限され、基板上の回路構成の自由度が制限されて
いたが、本願発明によれば、第二の電子部品の第一の電
子部品と反対側の領域を配線パターンのためのスペース
としてあけておく必要がまったくなくなるため、たとえ
ば、上記第二の電子部品を回路基板の隅部に配置するこ
とができるようになるなど、回路基板上の部品配置、あ
るいは配線パターンの形成のための自由度が従前に比較
して著しく向上する。そして、このことも、基板上への
部品実装の高密度化に寄与することになる。
Further, conventionally, it has been necessary to leave a space for a wiring pattern on both sides of the second electronic component, that is, a region opposite to the first electronic component is also provided.
Since it was necessary to keep a space for the wiring pattern, the position where the second electronic component should be arranged was limited accordingly, and the degree of freedom of the circuit configuration on the board was limited. Since there is no need to leave a region of the second electronic component opposite to the first electronic component as a space for a wiring pattern, for example, the second electronic component is arranged at a corner of a circuit board. For example, the degree of freedom for arranging components on a circuit board or forming a wiring pattern is significantly improved as compared with the related art. This also contributes to a higher density of component mounting on the substrate.

【0013】[0013]

【実施例の説明】以下、本願発明の実施例を図1および
図2を参照しつつ、具体的に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be specifically described below with reference to FIGS.

【0014】本実施例は、第一の電子部品としてのマイ
クロコンピュータ等のLSI12が備える多数の端子ピ
ン13…の一部に対し、第二の電子部品としてのチップ
ネットワーク抵抗器11を電気的に接続する場合に適用
した例である。
In this embodiment, a chip network resistor 11 as a second electronic component is electrically connected to a part of a large number of terminal pins 13 provided in an LSI 12 such as a microcomputer as a first electronic component. This is an example applied to connection.

【0015】上記LSI12の形態は、樹脂パッケージ
型の面実装タイプのものが採用されており、矩形の平面
形状をした樹脂パッケージ14の側部から、多数の端子
ピン13…が等間隔で設けられている。上記LSI12
の多数の端子ピン13…のうちの一部に対し、第二の電
子部品としてのチップネットワーク抵抗器11がプルア
ップ抵抗として接続される。
As the form of the LSI 12, a resin package type surface mount type is adopted, and a large number of terminal pins 13 are provided at equal intervals from the side of a resin package 14 having a rectangular planar shape. ing. The above LSI12
The chip network resistor 11 as a second electronic component is connected as a pull-up resistor to some of the many terminal pins 13.

【0016】上記チップネットワーク抵抗器11は、図
2に示すように、長矩形状をした平面視形状をもってお
り、その対向する両長辺部には、それぞれ複数の端子1
5a…,15b…が等間隔に形成されている。このチッ
プネットワーク抵抗器11の内部回路構成としては、種
々のものがあるが、たとえば、図3に示すような内部回
路構成をもつものを使用することができる。
As shown in FIG. 2, the chip network resistor 11 has a long rectangular shape in plan view, and a plurality of terminals 1 are provided on opposite long sides thereof.
, 15b are formed at equal intervals. As the internal circuit configuration of the chip network resistor 11, there are various types. For example, a configuration having an internal circuit configuration as shown in FIG. 3 can be used.

【0017】一方、上記第一の電子部品としてのLSI
12および第二の電子部品としてのチップネットワーク
抵抗器11を搭載するための回路基板16上には、所定
の配線パターンが形成されている。回路基板上に一定の
機能をもつ回路を構成するために配線パターンが形成さ
れるのであるが、図面には、本願発明部分、すなわち、
上記LSI12とチップネットワーク抵抗器11との間
の接続に関連する配線パターンのみが示してある。当然
ながら、この回路基板上には、他に種々の電子部品が搭
載されて、所定の電子回路が構成されるものであること
はいうまでもない。
On the other hand, an LSI as the first electronic component
A predetermined wiring pattern is formed on a circuit board 16 on which the chip network resistor 12 as the second electronic component 12 is mounted. A wiring pattern is formed on the circuit board to configure a circuit having a certain function.
Only the wiring patterns related to the connection between the LSI 12 and the chip network resistor 11 are shown. Naturally, it goes without saying that various other electronic components are mounted on the circuit board to form a predetermined electronic circuit.

【0018】本実施例では、LSI12およびチップネ
ットワーク抵抗器11が、いずれも面実装タイプのもの
として構成されており、したがって、これら部品間を電
気的に接続するための配線パターン17は、各部品の端
子ピンあるいは端子がハンダ接続されるパッド17a…
と、このパッド間をつなぐ導体パターン17b…とで構
成される。かかる配線パターンは、公知の方法で形成さ
れる。すなわち、ガラスエポキシ等の基板材料上に銅箔
を形成し、これをエッチング処理することによってパタ
ーンを形成するとともに、上記パッド17a…以外の部
分は、レジストコートを施すのである。
In this embodiment, the LSI 12 and the chip network resistor 11 are both configured as a surface mount type. Therefore, the wiring pattern 17 for electrically connecting these components is Pads 17a to which the terminal pins or terminals are connected by soldering.
And conductive patterns 17b connecting the pads. Such a wiring pattern is formed by a known method. That is, a copper foil is formed on a substrate material such as glass epoxy, and a pattern is formed by etching the copper foil, and a resist coat is applied to portions other than the pads 17a.

【0019】本願発明においては、まずLSI12の端
子ピンの配列方向と、チップネットワーク抵抗器11の
両側の二列の端子配列の方向が平行となるように、両部
品の位置関係が設定される。
In the present invention, first, the positional relationship between the two components is set so that the arrangement direction of the terminal pins of the LSI 12 and the direction of the two rows of terminal arrangements on both sides of the chip network resistor 11 are parallel.

【0020】そして、上記配線パターン17は、次のよ
うに構成される。
The wiring pattern 17 is configured as follows.

【0021】まず、上記チップネットワーク抵抗器11
の二列の端子のうち、LSI12に近い方の各端子15
a…がそれぞれ載る各パッド17aから、LSI12の
端子ピンが載る各パッドに向けて導体パターン17b…
が形成される。
First, the chip network resistor 11
Of the two rows of terminals, each terminal 15 which is closer to the LSI 12
a from the respective pads 17a on which the terminal pins of the LSI 12 are mounted.
Is formed.

【0022】そして、上記チップネットワーク抵抗器1
1の二列の端子のうち、LSI12から遠い方の端子1
5b…がそれぞれ載るパッド17aから、やはり、LS
I12に向けて、チップネットワーク抵抗器11の下を
通るようにして、LSI12側のパッド17a…に向け
て、それぞれ導体パターン17b…が延出される。
Then, the above chip network resistor 1
Terminal 1 farthest from LSI 12 of the two rows of terminals 1
5b... Are placed on the respective pads 17a, LS
The conductor patterns 17b are respectively extended toward the pads 17a on the LSI 12 side so as to pass under the chip network resistor 11 toward I12.

【0023】したがって、上記LSI12から遠い方の
各パッド17a…から延びる導体パターン17b…は、
チップネットワーク抵抗器11の下をLSIに向けて延
びた後、LSIに近い側の各パッドからそれぞれ延びる
導体パターンの間を通って延びることになる。そのため
に、上記導体パターンは、チップネットワーク抵抗器1
1の下に位置する部位において、クランク状に折れ曲が
らされている。
Therefore, the conductor patterns 17b extending from the pads 17a remote from the LSI 12
After extending under the chip network resistor 11 toward the LSI, it extends between the conductor patterns extending from the respective pads on the side closer to the LSI. For this purpose, the above conductor pattern is used for the chip network resistor 1.
1 is bent in a crank shape at a portion located below the portion 1.

【0024】上記実施例においては、チップネットワー
ク抵抗器11の両対辺にそれぞれ五つの端子があり、そ
のために、基板上には上記の各端子が載るべき5つのパ
ッドが2列形成されており、これらの合計10個のパッ
ドから延びる導体パターンが、いずれもLSI12に向
けて延びることになる。その結果、チップネットワーク
抵抗器11からLSI12までの基板上の領域には、1
0本の導体パターン17b…が形成されることになる。
これら10本の導体パターン17b…は、等間隔に形成
することができ、これらの導体パターンのピッチは、チ
ップネットワーク抵抗器11の端子間ピッチの半分とな
る。
In the above embodiment, there are five terminals on both opposite sides of the chip network resistor 11, respectively, and therefore, two rows of five pads on which the above terminals are to be mounted are formed on the substrate. The conductor patterns extending from these ten pads all extend toward the LSI 12. As a result, the area on the substrate from the chip network resistor 11 to the LSI 12 is 1
.. Will be formed.
These ten conductor patterns 17b can be formed at equal intervals, and the pitch of these conductor patterns is half the pitch between the terminals of the chip network resistor 11.

【0025】この種のチップネットワーク抵抗器をプル
アップ抵抗として接続するべきLSIは、狭ピッチ多ピ
ン化が進んでいるため、チップネットワーク抵抗器から
のパターンを、このような狭ピッチ化された端子ピンに
合わせて配する必要があるが、本願発明では、自然と全
てのチップネットワーク抵抗器側のパッド側に延びる配
線パターンのピッチ間隔が縮小されるため、LSIの端
子ピンの狭ピッチ化にうまく対応することもできるので
ある。
In an LSI to which this kind of chip network resistor is to be connected as a pull-up resistor, the number of pins with a narrow pitch is increasing, so that the pattern from the chip network resistor is replaced with a terminal having such a narrow pitch. In the present invention, the pitch interval of the wiring patterns extending to the pads on the chip network resistor side is naturally reduced, so that the pitch of the terminal pins of the LSI can be reduced. It can also respond.

【0026】図1を、図4の従来例と比較すれば明らか
なように、本願発明の電子部品の実装構造では、第二部
品であるチップネットワーク抵抗器11を迂回する配線
が不要となるため、従来に比較して、配線パターンも含
めた電子部品の実装面積が著しく縮小され、回路基板上
での電子部品の実装密度がそれだけ高まるという優れた
利点がある。
As is apparent from a comparison of FIG. 1 with the conventional example of FIG. 4, the electronic component mounting structure of the present invention does not require a wiring bypassing the chip network resistor 11, which is the second component. As compared with the related art, there is an excellent advantage that the mounting area of the electronic component including the wiring pattern is significantly reduced, and the mounting density of the electronic component on the circuit board is accordingly increased.

【0027】また、チップネットワーク抵抗器11のL
SI12と反対側の領域に配線パターンを設けるための
スペースをあけておく必要がなくなるので、チップネッ
トワーク抵抗器11を回路基板の隅部に配置しても、何
ら差し支えなくなる。このように、本願発明によれば、
回路基板上への電子部品の配置の自由度が高まり、それ
だけ配線パターン設計がしやすくなり、このことが部品
実装密度を高めることに寄与することにもなる。
The L of the chip network resistor 11 is
Since there is no need to leave a space for providing a wiring pattern in the area opposite to the SI 12, there is no problem even if the chip network resistor 11 is arranged at a corner of the circuit board. Thus, according to the present invention,
The degree of freedom in arranging the electronic components on the circuit board is increased, so that it becomes easier to design the wiring pattern, which also contributes to increasing the component mounting density.

【0028】さらにはチップネットワーク抵抗器のため
の各パッドからLSI側の接続パッドまでの導体パター
ンの距離が平均化されるため、かかる導体パターン中の
ライン抵抗が低下するのみならず、かかるライン抵抗の
不揃いに起因する回路全体での機能低下、あるいは安定
性の低下をなくすことができるという付随的な効果もあ
る。
Further, since the distance of the conductor pattern from each pad for the chip network resistor to the connection pad on the LSI side is averaged, not only the line resistance in the conductor pattern is reduced, but also the line resistance is reduced. In addition, there is an additional effect that it is possible to prevent a decrease in the function of the entire circuit or a decrease in the stability due to the irregularity.

【0029】もちろん、本願発明の範囲は、上述の実施
例に限定されるものではない。部品の実装形態として
は、面実装タイプとする他、端子ピンを挿入実装するも
のであってもよい。この場合は、端子を接続するべきパ
ッドの形態が穴付きのものにかわるだけである。
Of course, the scope of the present invention is not limited to the above embodiment. The mounting form of the component may be a surface mounting type, or may be a type in which terminal pins are inserted and mounted. In this case, the form of the pad to which the terminal is to be connected is merely replaced by the one with a hole.

【0030】そして、第一の電子部品あるいは第二の電
子部品としても、LSIやチップネットワーク抵抗器に
限られるものではない。要は、多数の端子ピンをもつ第
一の電子部品に対し、両側部に二列の端子をもつ電子部
品を、各端子間を電気的に接続しつつ関連させる場合の
全てに本願発明を適用することが可能なのである。
The first electronic component or the second electronic component is not limited to an LSI or a chip network resistor. In short, the invention of the present application is applied to all cases where an electronic component having two rows of terminals on both sides is connected to each other while electrically connecting the terminals to a first electronic component having many terminal pins. It is possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本願発明の一実施例を示す平面図である。FIG. 1 is a plan view showing an embodiment of the present invention.

【図2】第二の電子部品の一例としてのチップネットワ
ーク抵抗器の平面図である。
FIG. 2 is a plan view of a chip network resistor as an example of a second electronic component.

【図3】チップネットワーク抵抗器の周部回路図例であ
る。
FIG. 3 is an example of a peripheral circuit diagram of a chip network resistor.

【図4】従来例を示す平面図である。FIG. 4 is a plan view showing a conventional example.

【符号の説明】[Explanation of symbols]

11 チップネットワーク抵抗器(第二の電子部品) 12 LSI(第一の電子部品) 13 (第一の電子部品の)端子ピン 15a,15b (第二の電子部品の)端子 Reference Signs List 11 chip network resistor (second electronic component) 12 LSI (first electronic component) 13 terminal pin (of first electronic component) 15a, 15b terminal (of second electronic component)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくとも一側に複数の端子ピンを等ピ
ッチで備える第一の電子部品と、上記第一の電子部品に
近い第一側部およびその反対側である第二側部にそれぞ
れ複数の端子を有する第二の電子部品とを、上記第一の
電子部品の一側の複数の端子ピンと、上記第二の電子部
品の第一側部および第二側部の各端子とを電気的に接続
するようにして回路基板に実装する電子部品の実装構造
であって、 回路基板上の配線パターンを、上記第一側部の各端子に
接続される各パッドからそれぞれ導体パターンが上記第
一の電子部品の一側の所定の端子ピンに向けて延出する
とともに、上記第二側部の各端子に接続される各パッド
からそれぞれ導体パターンが上記第二の電子部品の下を
通って上記第一の電子部品の一側の所定の端子ピンに向
けて延出し、回路基板上の上記第一の電子部品と第二の
電子部品との間の領域においては、上記第一側部の各端
子に接続される各パッドから延出する導体パターンと上
記第二側部の各端子に接続される各パッドから延出する
導体パターンとが、交互に、かつ上記第二の電子部品の
端子間ピッチの約半分のピッチで形成されていることを
特徴とする、回路基板に対する電子部品の実装構造。
1. A first electronic component having a plurality of terminal pins on at least one side at an equal pitch, and a plurality of terminal pins on a first side close to the first electronic component and a second side opposite thereto. A second electronic component having terminals of the first electronic component, and a plurality of terminal pins on one side of the first electronic component, and electrically connecting each terminal of the first side and the second side of the second electronic component . A mounting structure of an electronic component mounted on a circuit board so as to be connected to the circuit board. While extending toward a predetermined terminal pin on one side of the electronic component, a conductor pattern passes under the second electronic component from each pad connected to each terminal on the second side. extending toward a predetermined terminal pins on one side of the first electronic component In a region between the first electronic component and the second electronic component on the circuit board, the conductor pattern extending from each pad connected to each terminal on the first side portion and the second A conductor pattern extending from each pad connected to each terminal of the side portion, alternately, and is formed at a pitch of about half of the pitch between the terminals of the second electronic component, The mounting structure of electronic components on a circuit board.
JP5022679A 1993-02-10 1993-02-10 Electronic component mounting structure on circuit board Expired - Fee Related JP2857823B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5022679A JP2857823B2 (en) 1993-02-10 1993-02-10 Electronic component mounting structure on circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5022679A JP2857823B2 (en) 1993-02-10 1993-02-10 Electronic component mounting structure on circuit board

Publications (2)

Publication Number Publication Date
JPH06237062A JPH06237062A (en) 1994-08-23
JP2857823B2 true JP2857823B2 (en) 1999-02-17

Family

ID=12089553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5022679A Expired - Fee Related JP2857823B2 (en) 1993-02-10 1993-02-10 Electronic component mounting structure on circuit board

Country Status (1)

Country Link
JP (1) JP2857823B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567357U (en) * 1979-06-28 1981-01-22
JPS6380595A (en) * 1986-09-24 1988-04-11 日本電気株式会社 Printed wiring board

Also Published As

Publication number Publication date
JPH06237062A (en) 1994-08-23

Similar Documents

Publication Publication Date Title
JP2568748B2 (en) Semiconductor device
JPH05102648A (en) Printed board
JPH0227836B2 (en)
JP2857823B2 (en) Electronic component mounting structure on circuit board
JPH09199665A (en) Mounting device
JPH0744043Y2 (en) Printed wiring board
JP3769881B2 (en) Electronic circuit equipment
JP2522585Y2 (en) Donut type jumper wire unit
JPH04118958A (en) Multilayered wiring board for surface mounting
KR200157441Y1 (en) Jumper chip
JP2788196B2 (en) IC board for IC card
KR100720410B1 (en) Substrate Patterned Passive Device for Semiconductor Package
JP3529326B2 (en) Package substrate for surface mounting and surface mounting method
JPH06314885A (en) Multilayer printed wiring board module
JP2919010B2 (en) Semiconductor integrated circuit mounting structure
JP2694804B2 (en) Pin grid array semiconductor package
JPH05190743A (en) Method of mounting printed circuit boards
JP2003168852A (en) Mounting method for electronic component
JPS62274695A (en) Multilayer interconnection board
JPS582091A (en) Printed circuit board
JPS6384057A (en) Semiconductor case
JPH098462A (en) Multilayer printed-wiring board module
JPH04131926U (en) Chip parts and chip terminals
JPH09205162A (en) Printed circuit board module
JPH0712108B2 (en) Package with adapter for surface mount components

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081204

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees