JPH0744043Y2 - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JPH0744043Y2 JPH0744043Y2 JP1986154136U JP15413686U JPH0744043Y2 JP H0744043 Y2 JPH0744043 Y2 JP H0744043Y2 JP 1986154136 U JP1986154136 U JP 1986154136U JP 15413686 U JP15413686 U JP 15413686U JP H0744043 Y2 JPH0744043 Y2 JP H0744043Y2
- Authority
- JP
- Japan
- Prior art keywords
- land
- terminal
- land portion
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、ICやLSI等の多端子部品やチップ部品を、表
面に載置し半田付けするプリント配線板に関する。[Detailed Description of the Invention] (a) Field of Industrial Application The present invention relates to a printed wiring board on which multi-terminal components such as IC and LSI and chip components are placed on the surface and soldered.
（ロ）従来の技術 実開昭59−23770号公報に開示されているように、一般
に、多端子を有するフラットパッケージ部品を、プリン
ト配線板に表面実装するためには、プリント配線板上
で、実装しようとするフラットパッケージ部品の端子に
対応する位置に、半田付けに必要な所定の長さのランド
部を形成していた。(B) Prior Art As disclosed in Japanese Utility Model Laid-Open No. 59-23770, in general, in order to surface mount a flat package component having multiple terminals on a printed wiring board, the A land portion having a predetermined length necessary for soldering is formed at a position corresponding to a terminal of a flat package component to be mounted.
しかしながら、フラットパッケージ部品では、端子数や
回路機能が同一であっても、規格の違いにより、対向す
る端子間隔が異なるものがあり、例えば、第２図に示す
ように、JEDEC規格の14ピンフラットパッケージ型IC
（１）の端子間隔l1は、EIAJ規格の14ピンフラットパッ
ケージ型IC（２）の端子間隔l2より小さい。従って、あ
る規格に合わせてプリント配線板に上記ランド部を形成
してしまうと、他の規格のものを実装できなくなるとい
う問題があった。However, in flat packaged parts, even if the number of terminals and the circuit function are the same, the facing terminal spacing may differ due to different standards. For example, as shown in Fig. 2, the JEDEC standard 14-pin flat Packaged IC
The terminal spacing l 1 of (1) is smaller than the terminal spacing l 2 of the EIAJ standard 14-pin flat package type IC (2). Therefore, if the land portion is formed on the printed wiring board in conformity with a certain standard, there is a problem in that the other land cannot be mounted.
そこで、従来は、第３図に示すように、異なる規格のIC
（１）及び（２）の端子間隔の差に応じて、長辺の長さ
を一般のものに比べ、更に長くした長方形のランド部
（３）をプリント配線板（４）に形成し、端子間隔の小
さいIC（１）を実装するときは、第４図（イ）の如く、
ランド部（３）の内側にIC（１）の端子（５）が接する
ように載置し、端子間隔の大きいIC（２）を実装すると
きは、第４図（ロ）の如く、ランド部（３）の外側にIC
（２）の端子（６）が接するように載置して、この状態
で半田付けを行なうことにより、両規格に適合させてい
た。Therefore, conventionally, as shown in FIG. 3, ICs of different standards are used.
According to the difference in the terminal spacings of (1) and (2), a rectangular land portion (3) whose longer side is longer than that of a general one is formed on the printed wiring board (4), and the terminal is formed. When mounting ICs (1) with small intervals, as shown in Fig. 4 (a),
When the IC (1) is mounted so that the terminals (5) of the IC (1) are in contact with each other inside the land (3) and the IC (2) with a large terminal gap is mounted, as shown in FIG. IC outside (3)
The terminals (6) of (2) are placed so that they are in contact with each other, and soldering is performed in this state to meet both standards.
（ハ）考案が解決しようとする問題点 第３図及び第４図に示すような細長い長方形のランド部
（３）を、規格の異なる複数の電子部品（１）及び
（２）に対して兼用する場合、部品（１）をランド部
（３）に半田付けする際には、外側に半田が流れてしま
い、又、部品（２）をランド部（３）に半田付けする際
には、内側に半田が流れてしまい、このため、半田不良
を起こすことが多々あった。(C) Problems to be solved by the invention The elongated rectangular land portion (3) as shown in FIGS. 3 and 4 is also used for a plurality of electronic components (1) and (2) having different standards. In this case, when the component (1) is soldered to the land (3), the solder flows to the outside, and when the component (2) is soldered to the land (3), the inside is soldered. Solder flowed to the solder, which often caused solder failure.
（ニ）問題点を解決するための手段 本考案は、対向する端子間隔が異なる複数の電子部品に
対して兼用されるランドパターンとして、複数の電子部
品の各端子に対応する位置に各々ランド部を形成し、同
一端子側において近接する前記ランド部を、前記ランド
部の幅より狭い導電パターンで接続して成るプリント配
線板により、上記問題点を解決するものである。(D) Means for Solving the Problems The present invention provides a land pattern that is commonly used for a plurality of electronic components having different terminal intervals facing each other, and is provided with a land portion at a position corresponding to each terminal of the plurality of electronic components. The above-mentioned problem is solved by a printed wiring board formed by forming the wiring pattern and connecting the adjacent land portions on the same terminal side with a conductive pattern narrower than the width of the land portion.
（ホ）作用 本考案では、電子部品の端子を半田付けしようとするラ
ンド部と、その近接するランド部の間が、ランド部の幅
より狭い導電パターンで接続されているので、半田付け
の際、対応するランド部から他のランド部への半田の流
出が妨げられ、このため、半田不良が確実に防止される
ようになる。(E) Operation In the present invention, the land portion to which the terminal of the electronic component is to be soldered and the adjacent land portion are connected by the conductive pattern narrower than the width of the land portion. The solder is prevented from flowing out from the corresponding land portion to another land portion, so that the solder failure can be surely prevented.
（ヘ）実施例 第１図は、本考案の実施例を示す図であり、前述した14
ピンフラットパッケージ型IC（１）及び（２）の２種類
の規格に適合させた例である。(F) Embodiment FIG. 1 is a view showing an embodiment of the present invention.
This is an example of conforming to two types of standards, pin flat package type ICs (1) and (2).
即ち、プリント配線板（７）上のランドパターン（８）
は、IC（１）の端子（５）に対応する位置に形成された
第１ランド部（９）と、IC（２）の端子（６）に対応す
る位置に形成された第２ランド部（10）と、第１ランド
部（９）と第２ランド部（10）を接続する導電パターン
（11）とより成り、この導電パターン（11）の幅は、第
１及び第２ランド部（９）及び（10）の幅の約３分の１
以下と、極めて狭くしている。好ましくは、1mm以下に
すると良い。That is, the land pattern (8) on the printed wiring board (7)
Is a first land portion (9) formed at a position corresponding to the terminal (5) of the IC (1), and a second land portion (9) formed at a position corresponding to the terminal (6) of the IC (2). 10) and a conductive pattern (11) connecting the first land portion (9) and the second land portion (10), and the width of the conductive pattern (11) is equal to the width of the first and second land portions (9). ) And (10) about 1/3 of the width
It is extremely narrow as below. It is preferably 1 mm or less.
従って、IC（１）を実装するために、IC（１）の端子
（５）を、第１ランド部（９）に載置して、半田付けす
る場合、導電パターン（11）により、半田が第２ランド
部（10）へ流れ出ることが阻止され、又、IC（２）を実
装するために、IC（２）の端子（６）を、第２ランド部
（10）に載置して、半田付けする場合、導電パターン
（11）により、半田が第１ランド部（９）へ流れ出るこ
とが阻止され、確実な半田付けが実行される。Therefore, when the terminal (5) of the IC (1) is placed on the first land portion (9) and soldered in order to mount the IC (1), the conductive pattern (11) prevents soldering. The terminal (6) of the IC (2) is placed on the second land part (10) to prevent it from flowing out to the second land part (10) and to mount the IC (2). When soldering, the conductive pattern (11) prevents the solder from flowing out to the first land portion (9), and reliable soldering is performed.
本考案は、以上説明したようなフラットパッケージ型IC
の実装に適用できるだけでなく、チップ部品の実装にも
適用でき、その例を第５図に示す。The present invention is a flat package type IC as described above.
Not only can it be applied to the mounting of chip components, but also to the mounting of chip components, an example of which is shown in FIG.
第５図において、（12）及び（13）は、対向する端子間
隔が異なる第１及び第２のチップ部品であり、（14）及
び（15）は、各々、第１チップ部品（12）と第２チップ
部品（13）の端子を示す。この場合も、第１チップ部品
（12）の端子（14）に対応する位置に、第１ランド部
（16）を形成し、第２チップ部品（13）の端子（15）に
対応する位置に、第２ランド部（17）を形成し、第１ラ
ンド部（16）と第２ランド部（17）を、第１及び第２ラ
ンド部の幅より狭い幅の導電パターン（18）で接続すれ
ば、同様の効果が得られる。In FIG. 5, (12) and (13) are first and second chip components having different terminal intervals facing each other, and (14) and (15) are respectively the first chip component (12) and The terminals of the second chip part (13) are shown. In this case as well, the first land portion (16) is formed at a position corresponding to the terminal (14) of the first chip component (12), and at a position corresponding to the terminal (15) of the second chip component (13). Forming a second land portion (17) and connecting the first land portion (16) and the second land portion (17) with a conductive pattern (18) having a width narrower than the width of the first and second land portions. The same effect can be obtained.
尚、３種類以上の規格の異なる電子部品で、ランドパタ
ーンを兼用するときは、更に、第３ランド部を設け、近
接するランド部間を、同様に、幅の狭い導電パターンで
接続すれば良い。又、各電子部品に対応するランド部
は、第１図に示すように、必ずしも同一の大きさにする
必要はなく、第６図に示すように、第１ランド部（９）
と第２ランド部（10）の大きさを、端子の幅に応じて異
なるようにしても良い。When three or more kinds of electronic parts having different standards are used also as the land pattern, a third land portion may be further provided, and adjacent land portions may be similarly connected by a narrow conductive pattern. . Further, the land parts corresponding to the respective electronic parts do not necessarily have to have the same size as shown in FIG. 1, and the first land part (9) as shown in FIG.
The size of the second land portion (10) may be different depending on the width of the terminal.
（ト）考案の効果 本考案に依れば、プリント配線板の所定位置に、対向す
る端子間隔が異なる複数の電子部品を、実装できるよう
になるだけでなく、半田不良を確実に防止することがで
きるようになる。(G) Effect of the Invention According to the present invention, it is possible not only to mount a plurality of electronic components having different terminal intervals facing each other at a predetermined position on a printed wiring board, but also to reliably prevent solder defects. Will be able to.
第１図は本考案をフラットパッケージICの実装に適用し
た場合の実施例を示す図、第２図はフラットパッケージ
ICの平面図、第３図は従来例を示す図、第４図は従来例
を説明するための説明図、第５図は本考案をチップ部品
の実装に適用した場合の実施例を示す図、第６図は他の
実施例を示す図である。 （１）（２）……フラットパッケージIC、（３）（８）
……ランドパターン、（９）（16）……第１ランド部、
（10）（17）……第２ランド部、（11）（18）……導電
パターン、（12）（13）……チップ部品。FIG. 1 is a diagram showing an embodiment in which the present invention is applied to mounting a flat package IC, and FIG. 2 is a flat package.
FIG. 3 is a plan view of an IC, FIG. 3 is a diagram showing a conventional example, FIG. 4 is an explanatory diagram for explaining the conventional example, and FIG. 5 is a diagram showing an embodiment when the present invention is applied to mounting a chip component. , FIG. 6 is a diagram showing another embodiment. (1) (2) …… Flat package IC, (3) (8)
...... Land pattern, (9) (16) ...... First land part,
(10) (17) …… Second land part, (11) (18) …… conductive pattern, (12) (13) …… chip parts.
Claims (1)
に対して兼用されるランドパターンとして、前記複数の
電子部品の各端子に対応する位置に各々ランド部を形成
し、同一端子側において近接する前記ランド部を、前記
ランド部の幅より狭い導電パターンで接続して成ること
を特徴としたプリント配線板。1. As a land pattern commonly used for a plurality of electronic components having different terminal intervals facing each other, a land portion is formed at a position corresponding to each terminal of the plurality of electronic components, and the land portions are close to each other. The printed wiring board is characterized in that the land portions are connected by a conductive pattern narrower than the width of the land portions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986154136U JPH0744043Y2 (en) | 1986-10-07 | 1986-10-07 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986154136U JPH0744043Y2 (en) | 1986-10-07 | 1986-10-07 | Printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6359376U JPS6359376U (en) | 1988-04-20 |
| JPH0744043Y2 true JPH0744043Y2 (en) | 1995-10-09 |
Family
ID=31073656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986154136U Expired - Lifetime JPH0744043Y2 (en) | 1986-10-07 | 1986-10-07 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744043Y2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4811669B2 (en) * | 2007-06-22 | 2011-11-09 | 日本精機株式会社 | Printed wiring board |
| JP6355982B2 (en) * | 2014-06-20 | 2018-07-11 | 日東電工株式会社 | Suspension board with circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621473U (en) * | 1979-07-25 | 1981-02-25 | ||
| JPS6153934U (en) * | 1984-09-11 | 1986-04-11 |
-
1986
- 1986-10-07 JP JP1986154136U patent/JPH0744043Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6359376U (en) | 1988-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0484062B1 (en) | A semiconductor device comprising two integrated circuit packages | |
| JPS61288493A (en) | Part terminal number display for circuit board | |
| JPH0523569U (en) | Printed circuit board pattern structure | |
| JPH0744043Y2 (en) | Printed wiring board | |
| US5374848A (en) | Thermal stress resistant semiconductor device mounting arrangement | |
| JPS6380595A (en) | Printed wiring board | |
| JPH0766543A (en) | Printed board | |
| JPH04264795A (en) | Chip part mounting pad | |
| JPH0611531Y2 (en) | Circuit board device | |
| JP2563859B2 (en) | Surface mount hybrid IC terminal structure | |
| JP2857823B2 (en) | Electronic component mounting structure on circuit board | |
| JP2527326Y2 (en) | Circuit board device | |
| JPS62279693A (en) | Printed board | |
| JP2783968B2 (en) | Circuit component mounting method | |
| JPS60201692A (en) | Wiring circuit device | |
| JPS6318688A (en) | Ceramic package | |
| JPH0766524A (en) | Printed board | |
| JPH0265295A (en) | Printed board | |
| JPH0414892A (en) | Structure of solder resist opening of printed-wiring board | |
| JPH0642371Y2 (en) | Hybrid integrated circuit device | |
| JPH0239484A (en) | Printed circuit board | |
| JP2704076B2 (en) | Integrated circuit package | |
| JP3182943B2 (en) | Hybrid IC | |
| JPH03125468A (en) | Mounting method for semiconductor integration circuit device and semiconductor integration circuit device used therefor | |
| JPH0582947A (en) | Printed board |