JPS59151245A - パリテイチエツクの変更方式 - Google Patents
パリテイチエツクの変更方式Info
- Publication number
- JPS59151245A JPS59151245A JP2585683A JP2585683A JPS59151245A JP S59151245 A JPS59151245 A JP S59151245A JP 2585683 A JP2585683 A JP 2585683A JP 2585683 A JP2585683 A JP 2585683A JP S59151245 A JPS59151245 A JP S59151245A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- parity check
- communication line
- partity
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１３）発明の技術分野
本発明は中央処理装置が端末装置と接続され通信回線を
介して情報の授受を行うシステムに於ける端末装置のパ
リティチェックの変更方式に関するものである。
介して情報の授受を行うシステムに於ける端末装置のパ
リティチェックの変更方式に関するものである。
（９）従来技術と問題点
中央処理装置と端末装置とが通信回線を介して情報を授
受するのに、通信制御処理装置（ＣＣＰ）。
受するのに、通信制御処理装置（ＣＣＰ）。
通信制御装置（ＣＣＵ）、或は中央処理装置に内蔵され
る通信制御機構（ＩＣｅ）、（以後括弧白文字にて記述
する）が用いられている。これら通信制御を司どる装置
は中央処理装置と連係動作を行い、本来中央処理装置が
行うべき機能を負担している。
る通信制御機構（ＩＣｅ）、（以後括弧白文字にて記述
する）が用いられている。これら通信制御を司どる装置
は中央処理装置と連係動作を行い、本来中央処理装置が
行うべき機能を負担している。
この負担の一つとして端末装置に於けるパリティ発生状
態を例えばＣＣＰにおいてチェックするといったパリテ
ィチェックを行っているウ一方端末装置は端末装置にて
取扱うパリティチェックを例えば奇数、偶数任意に設定
が変更される。従って通信回線システムを構成する場合
に、ＣＣＰにて奇数に設定され端末装置が偶数に設定さ
れシステム構成に支障をもたらすといった欠点があった
。
態を例えばＣＣＰにおいてチェックするといったパリテ
ィチェックを行っているウ一方端末装置は端末装置にて
取扱うパリティチェックを例えば奇数、偶数任意に設定
が変更される。従って通信回線システムを構成する場合
に、ＣＣＰにて奇数に設定され端末装置が偶数に設定さ
れシステム構成に支障をもたらすといった欠点があった
。
（ｃ） 発明の目的
本発明は上記従来の欠点に鑑み、中央処理装置側にてパ
リティの変更を行うパリティチェックの変更方式を提供
することを目的とするものである。
リティの変更を行うパリティチェックの変更方式を提供
することを目的とするものである。
（ｉｌｌ） 発明の構成
簡単に述べると本発明は、中央処理装置にパリティチェ
ックを変更する機能を備え、所要時にこの変更機能を作
動し通信制御処理装置又は通信制御装置のパリティチェ
ックを変更するようにしたことを特徴とするものである
。
ックを変更する機能を備え、所要時にこの変更機能を作
動し通信制御処理装置又は通信制御装置のパリティチェ
ックを変更するようにしたことを特徴とするものである
。
（ｅ） 発明の実施例
以下本発明の実施例を図面によって詳細に説明する。
図は本発明のパリティチェックの変更方式を示す一実施
例のブロック図である。
例のブロック図である。
図において、１はパリティチェック変更部１１を有する
中央処理装置、２はバッファ回路１２とパリティチェッ
ク部１３を有する通信処理機構、３は通信回線、・ｔは
端末装置をそれぞれ示す。パリティチェック変更部１１
はパリティを偶数から奇数に或は奇数から偶数に変更す
る機能を有し通信回線３の単位別に変更し得る。一方通
信処理機構２は中央処理袋＠１からの通信回線単位のパ
リティの指示内容を格納するバッファ回路１２を有する
。従って中央処理装置ｔ ｌは例えばＡ通信回線に接続
される端末装置群が奇数より偶数に変更されると、Ａ通
信回線は偶数であるとパリティチェック変更部１１を作
動させる。この結果へ通信回線が偶数であることを通信
制御機構２はバッファ回路１２に格納する。従って以後
のパリティチェックはパリティチェック部１３がバッフ
ァ回路１２の内容と端末装置４から送信されるパリティ
内容を照合して行うこととなる。
中央処理装置、２はバッファ回路１２とパリティチェッ
ク部１３を有する通信処理機構、３は通信回線、・ｔは
端末装置をそれぞれ示す。パリティチェック変更部１１
はパリティを偶数から奇数に或は奇数から偶数に変更す
る機能を有し通信回線３の単位別に変更し得る。一方通
信処理機構２は中央処理袋＠１からの通信回線単位のパ
リティの指示内容を格納するバッファ回路１２を有する
。従って中央処理装置ｔ ｌは例えばＡ通信回線に接続
される端末装置群が奇数より偶数に変更されると、Ａ通
信回線は偶数であるとパリティチェック変更部１１を作
動させる。この結果へ通信回線が偶数であることを通信
制御機構２はバッファ回路１２に格納する。従って以後
のパリティチェックはパリティチェック部１３がバッフ
ァ回路１２の内容と端末装置４から送信されるパリティ
内容を照合して行うこととなる。
（ｆ）発明の効果
以上、詳細に説明したように、本発明のパリティチェッ
クの変更方式は中央処理装置にて所要通信回線当りのパ
リティの変更が行われ、通信システムを導入する際、工
数削減及び取扱い便宜さ上利点の多いものとなろう
クの変更方式は中央処理装置にて所要通信回線当りのパ
リティの変更が行われ、通信システムを導入する際、工
数削減及び取扱い便宜さ上利点の多いものとなろう
図は本発明のパリティチェックの変更方式を示す一実施
例のブロック図である。 図において、■は中央処理装置、２は通信制御機構、８
は通信回線、４は端末装置、１１はパリティチェック変
更部をそれぞれ示す。
例のブロック図である。 図において、■は中央処理装置、２は通信制御機構、８
は通信回線、４は端末装置、１１はパリティチェック変
更部をそれぞれ示す。
Claims (1)
- 中央処理装置と通信制御装置又は通信制御処理装置と端
末装置とで構成され、該端末装置のパリティチェックを
行う前記通信制御装置又は通信制御処理装置のパリティ
チェックを変更する機能をＡｉｌ記中央処理装置に備え
、所要時に該変更機能を作動しｉＭ記パリテ、イチェツ
クを変更するようにしたことを特徴とするパリティチェ
ックの変更方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2585683A JPS59151245A (ja) | 1983-02-17 | 1983-02-17 | パリテイチエツクの変更方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2585683A JPS59151245A (ja) | 1983-02-17 | 1983-02-17 | パリテイチエツクの変更方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59151245A true JPS59151245A (ja) | 1984-08-29 |
Family
ID=12177462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2585683A Pending JPS59151245A (ja) | 1983-02-17 | 1983-02-17 | パリテイチエツクの変更方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59151245A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS518775A (ja) * | 1974-07-12 | 1976-01-23 | Shindengen Electric Mfg | Hodentoshidosochi |
| JPS5518726A (en) * | 1978-07-24 | 1980-02-09 | Fujitsu Ltd | Microprogram controller |
-
1983
- 1983-02-17 JP JP2585683A patent/JPS59151245A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS518775A (ja) * | 1974-07-12 | 1976-01-23 | Shindengen Electric Mfg | Hodentoshidosochi |
| JPS5518726A (en) * | 1978-07-24 | 1980-02-09 | Fujitsu Ltd | Microprogram controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59151245A (ja) | パリテイチエツクの変更方式 | |
| JPS6162961A (ja) | 入出力機器 | |
| JPS5725045A (en) | Data processing equipment | |
| JP2627508B2 (ja) | 割込み処理装置 | |
| JPH0152774B2 (ja) | ||
| JPH05344138A (ja) | データ伝送制御装置 | |
| JPS58101361A (ja) | デ−タ処理装置 | |
| JPS6410377A (en) | Inter-module communication system | |
| JPS5812051A (ja) | 制御処理方式 | |
| JPH0132143Y2 (ja) | ||
| JPH0318952A (ja) | データ処理装置 | |
| JPS61213958A (ja) | Ｃｐｕ間デ−タ伝送方式 | |
| JPS63147237A (ja) | 入出力制御装置 | |
| JPS633346B2 (ja) | ||
| JPS63209341A (ja) | デ−タ転送方式 | |
| JPS5855537B2 (ja) | ホストシステムの応答方式 | |
| JPH0374751A (ja) | 入出力制御装置 | |
| JPH03163654A (ja) | データ通信方式 | |
| JPS63146122A (ja) | メツセ−ジ表示方式 | |
| JPS63304356A (ja) | Ｄｍａデ−タ転送の正常性検査方式 | |
| JPS61161549A (ja) | マイクロプログラム格納メモリのパリテイチエツク方式 | |
| JPS58139234A (ja) | 信号入力方式 | |
| JPS6359181B2 (ja) | ||
| JPS59133755A (ja) | 遠隔保守方式 | |
| JPS628254A (ja) | 信号受信分配回路 |