JPS59148455A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS59148455A JPS59148455A JP58023156A JP2315683A JPS59148455A JP S59148455 A JPS59148455 A JP S59148455A JP 58023156 A JP58023156 A JP 58023156A JP 2315683 A JP2315683 A JP 2315683A JP S59148455 A JPS59148455 A JP S59148455A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmitted
- change
- signal
- judgment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は記憶手段を具備した複数個の受信装置に対して
その記憶内容を更新するためのデータを送信装置から伝
送する際に使用されるデータ伝送方式に関するものであ
る。
その記憶内容を更新するためのデータを送信装置から伝
送する際に使用されるデータ伝送方式に関するものであ
る。
第１図は従来の一般的なデータ伝送装置の概略構成を示
すブロック図である。同図において、（１）はデータ（
情報）を送信可能な送信装置、（２１）〜（２ｎ）はデ
ータを受信可能な受信装置であリ、両者は共通の信号伝
送線（３）を介して互いに接続されている。第２図は受
信装置（２１）〜（２ｎ）の構成をさらに具体化して示
したものである。各受信装置（２□）〜（２ｎ）はそれ
ぞれ固有の装置番号１〜ｎを割り当てられており、装置
番号判別手段（４）によって自己が呼び出されたか否か
を判別できるようになっている。また各受信装置（２１
）〜（２ｎ）は複数の メｔり番地１〜ｍを有する記憶
手段（５）をそれぞれ具備しており、各メｔり番地１〜
ｍにはそれぞれＮヒツトよりなるデータを記憶できるよ
うになっている。（６）はデータ入力手段であり、装置
番号の一致時に装置番号に続けて伝送されるデータを記
憶手段（５）に入力するものである。このようなシステ
ムにおいて使用される一般的な信号形式は、第３図（ａ
） （ｂ）のようになる。第５図ｆａ）は装置の番号と
、装置が選択されてからのメ七り番地を識別する番地情
報とを合わせて指定し、これをデータと合わせて１つの
信号として送る信号形式である０この方式の特徴は、格
納しであるデータを個別に変更するには、直接メ七り番
地を指定することになるから、短時間に変更でき、非常
に有効な方式であるが一度にたくさんの数の変更を要す
る場合には、これが常に２つの指定情報をもつために無
駄が多く、伝送速度が遅れることになる。一方第３図ｆ
ｂｌの方式は、先頭のデータに装置を指定する装置番号
の情報をもち、以下続いてｍ個のデータを次々と伝送す
る方式である。格納番地の指定は例えばカウンタ等をも
ちいて行ない、順次上位から下位番地へ格納するのであ
る。従って、データの数はｍ個ないと次からの情報は誤
った場所へ格納されることになる。この方式の特徴は、
一度にたくさんの数の変更を要する場合には、メｔり番
地の指定情報がない分だけ速く伝送できる。しかし１ケ
所の変更にでも全部ｍ個のデータを送らなければ変更で
きないという欠点をもつ。以上のように、両者とも変更
数の多少によって、メリット、デメリットの両面をもつ
。
すブロック図である。同図において、（１）はデータ（
情報）を送信可能な送信装置、（２１）〜（２ｎ）はデ
ータを受信可能な受信装置であリ、両者は共通の信号伝
送線（３）を介して互いに接続されている。第２図は受
信装置（２１）〜（２ｎ）の構成をさらに具体化して示
したものである。各受信装置（２□）〜（２ｎ）はそれ
ぞれ固有の装置番号１〜ｎを割り当てられており、装置
番号判別手段（４）によって自己が呼び出されたか否か
を判別できるようになっている。また各受信装置（２１
）〜（２ｎ）は複数の メｔり番地１〜ｍを有する記憶
手段（５）をそれぞれ具備しており、各メｔり番地１〜
ｍにはそれぞれＮヒツトよりなるデータを記憶できるよ
うになっている。（６）はデータ入力手段であり、装置
番号の一致時に装置番号に続けて伝送されるデータを記
憶手段（５）に入力するものである。このようなシステ
ムにおいて使用される一般的な信号形式は、第３図（ａ
） （ｂ）のようになる。第５図ｆａ）は装置の番号と
、装置が選択されてからのメ七り番地を識別する番地情
報とを合わせて指定し、これをデータと合わせて１つの
信号として送る信号形式である０この方式の特徴は、格
納しであるデータを個別に変更するには、直接メ七り番
地を指定することになるから、短時間に変更でき、非常
に有効な方式であるが一度にたくさんの数の変更を要す
る場合には、これが常に２つの指定情報をもつために無
駄が多く、伝送速度が遅れることになる。一方第３図ｆ
ｂｌの方式は、先頭のデータに装置を指定する装置番号
の情報をもち、以下続いてｍ個のデータを次々と伝送す
る方式である。格納番地の指定は例えばカウンタ等をも
ちいて行ない、順次上位から下位番地へ格納するのであ
る。従って、データの数はｍ個ないと次からの情報は誤
った場所へ格納されることになる。この方式の特徴は、
一度にたくさんの数の変更を要する場合には、メｔり番
地の指定情報がない分だけ速く伝送できる。しかし１ケ
所の変更にでも全部ｍ個のデータを送らなければ変更で
きないという欠点をもつ。以上のように、両者とも変更
数の多少によって、メリット、デメリットの両面をもつ
。
本発明は上述のような問題点を解決するためになされた
ものであり、データ変更の要求度に応じて伝送するデー
タ量をコント０−ルすることができ、データ変更の要求
度が低い場合にはデータを圧縮して伝送速度を向上させ
得るようにしたデータ伝送方′式を提供することを目的
とするものである。
ものであり、データ変更の要求度に応じて伝送するデー
タ量をコント０−ルすることができ、データ変更の要求
度が低い場合にはデータを圧縮して伝送速度を向上させ
得るようにしたデータ伝送方′式を提供することを目的
とするものである。
以下本発明の構成を図示実施例について説明すると、第
４図および第５図に示すように、送信装置（１）と相異
なる装置番号を割り当てられた複数個の受信装置（２，
）〜（２ｎ）とを信号伝送線（３）を介して互いに接続
し、送信装置（１）から信号伝送線（３）に装置番号と
データ信号とを順次時分割的に伝送し、各受信装置（２
１）〜（２ｎ）には、信号伝送線（３）上を伝送される
装置番号信号を自己の装置番号と比較する装置番号判別
手段（４）と、複数のメ七り番地を有して、各メ七り番
地ごとに複数ピットよりなるデータを記憶する記憶手段
（５）と、装置番号判別手段（４）による一致検出時に
装置番号信号に続けて伝送されるデータ信号を記憶手段
（５）に入力するデータ入力手段（６）とを設けて成る
データ伝送方式において、送信装置（１）から信号伝送
線（３）に伝送するデータ信号は、受信装置（２１）〜
（２ｎ）の記憶手段（５）におけるメｔり番地の順に伝
送し、かつデータ変更を必要とするメ七り番地について
はデータ変更の判定しットと変更後のデータとを続けて
伝送し、データ変更を必要としないメモリ番地について
ｊ＋ はデータネ変更の判定ヒツトのみを伝送し、受信装置（
２１）〜（２ｎ）のデータ入力手段（６）は、データネ
変更の判定ピットの検出時にはメ七り番地の更新のみを
行ない、データ変更の判定ピットの検出時にはメｔり番
地を更新すると共に該メｔり番地に判定ピットに続くデ
ータを書き込むようにしたものである。本実施例にあっ
てはデータ入力手段（６）は記憶手段（５）のメｔり番
地を決定するカウンタ（７）と、信号伝送線（３）を介
して伝送されてくるシリアルデータをバラしルヂータに
変換して記憶手段（５）に入力するデータバッファ（８
）と、判定ヒツトを検出してデータの変更の要否を判定
する判定回路（９）とから構成されている。第５図は信
号伝送線（３）上を伝送されてくる伝送信号の信号形式
牽示している。同図に示すように装置番号につづくデー
タの先頭には判定ヒツトが付加してあり、この判定ヒツ
トが１であればこれに続くデータは有効とし、変更すべ
きデータを実際に送る。またこの判定ピットが０であれ
ば、これに続くデータは無効とし、データは送らない。
４図および第５図に示すように、送信装置（１）と相異
なる装置番号を割り当てられた複数個の受信装置（２，
）〜（２ｎ）とを信号伝送線（３）を介して互いに接続
し、送信装置（１）から信号伝送線（３）に装置番号と
データ信号とを順次時分割的に伝送し、各受信装置（２
１）〜（２ｎ）には、信号伝送線（３）上を伝送される
装置番号信号を自己の装置番号と比較する装置番号判別
手段（４）と、複数のメ七り番地を有して、各メ七り番
地ごとに複数ピットよりなるデータを記憶する記憶手段
（５）と、装置番号判別手段（４）による一致検出時に
装置番号信号に続けて伝送されるデータ信号を記憶手段
（５）に入力するデータ入力手段（６）とを設けて成る
データ伝送方式において、送信装置（１）から信号伝送
線（３）に伝送するデータ信号は、受信装置（２１）〜
（２ｎ）の記憶手段（５）におけるメｔり番地の順に伝
送し、かつデータ変更を必要とするメ七り番地について
はデータ変更の判定しットと変更後のデータとを続けて
伝送し、データ変更を必要としないメモリ番地について
ｊ＋ はデータネ変更の判定ヒツトのみを伝送し、受信装置（
２１）〜（２ｎ）のデータ入力手段（６）は、データネ
変更の判定ピットの検出時にはメ七り番地の更新のみを
行ない、データ変更の判定ピットの検出時にはメｔり番
地を更新すると共に該メｔり番地に判定ピットに続くデ
ータを書き込むようにしたものである。本実施例にあっ
てはデータ入力手段（６）は記憶手段（５）のメｔり番
地を決定するカウンタ（７）と、信号伝送線（３）を介
して伝送されてくるシリアルデータをバラしルヂータに
変換して記憶手段（５）に入力するデータバッファ（８
）と、判定ヒツトを検出してデータの変更の要否を判定
する判定回路（９）とから構成されている。第５図は信
号伝送線（３）上を伝送されてくる伝送信号の信号形式
牽示している。同図に示すように装置番号につづくデー
タの先頭には判定ヒツトが付加してあり、この判定ヒツ
トが１であればこれに続くデータは有効とし、変更すべ
きデータを実際に送る。またこの判定ピットが０であれ
ば、これに続くデータは無効とし、データは送らない。
第５図の場合には、最初の判定ピットが１であるから、
これに続けてＮピットのデータｌが送られ、このデータ
ｌにつづく２番目および５番目の判定ピットはＯである
から、データ２、データ凸は送られない。また４番目の
判定しットはｌであるから、これに続けてＮピットのデ
ータ４が送られる。一方受信装置（２１）〜（２ｎ）に
おいては、装置番号が一致するとカウンタ（７）が装置
番号判別手段（４）の出力によってリセットされ、以下
判定ヒツトが入力されるたびに判定回路（９）の出力に
まりカウンタ（７）が１つずつ力ウシトアツづされるよ
うになっている。判定回路（９）は判定ピットがＯであ
ればデータバッファ（８）をリセットし、判定しットが
１であれば、判定ピットにつづくのである。データバッ
ファ（８）がデータフルの状態になると、記憶手段（５
）にヂータノ＼ツファ（８）のデータが書き込まれて、
再び判定回路（９）によって判定ピットの判定が行なわ
れる。しｔこがって記憶手段（５）においては変更を要
するメ七り番地についてのみデータの更新が行なわれる
ものである。
これに続けてＮピットのデータｌが送られ、このデータ
ｌにつづく２番目および５番目の判定ピットはＯである
から、データ２、データ凸は送られない。また４番目の
判定しットはｌであるから、これに続けてＮピットのデ
ータ４が送られる。一方受信装置（２１）〜（２ｎ）に
おいては、装置番号が一致するとカウンタ（７）が装置
番号判別手段（４）の出力によってリセットされ、以下
判定ヒツトが入力されるたびに判定回路（９）の出力に
まりカウンタ（７）が１つずつ力ウシトアツづされるよ
うになっている。判定回路（９）は判定ピットがＯであ
ればデータバッファ（８）をリセットし、判定しットが
１であれば、判定ピットにつづくのである。データバッ
ファ（８）がデータフルの状態になると、記憶手段（５
）にヂータノ＼ツファ（８）のデータが書き込まれて、
再び判定回路（９）によって判定ピットの判定が行なわ
れる。しｔこがって記憶手段（５）においては変更を要
するメ七り番地についてのみデータの更新が行なわれる
ものである。
本発明は叙上のように構成されており、送信装置から信
号伝送線に伝送するデータ信号は、受信装置の記憶手段
におけるメ七り番地の順に伝送し、かつデータ変更を必
要とするメ七り番地についてはデータ変更の判定ヒツト
と変更後のデータとを続けて伝送し、データ変更を必要
としないメ七り番地についてはデータネ変更の判定ピッ
トのみを伝送し、受信装置の側では判定ヒツトをチェッ
クすることにより必要なメ七り番地のデータ内容のみを
書き変えるようにしｔこから、データ変更の要求度に応
じて伝送するデータ量をコントロールすることができ、
データ変更の要求度が低い場合にはデータを圧縮して伝
送すること力５でき、これによってデータ伝送速度の向
上を図ることメできるという効果がある。
号伝送線に伝送するデータ信号は、受信装置の記憶手段
におけるメ七り番地の順に伝送し、かつデータ変更を必
要とするメ七り番地についてはデータ変更の判定ヒツト
と変更後のデータとを続けて伝送し、データ変更を必要
としないメ七り番地についてはデータネ変更の判定ピッ
トのみを伝送し、受信装置の側では判定ヒツトをチェッ
クすることにより必要なメ七り番地のデータ内容のみを
書き変えるようにしｔこから、データ変更の要求度に応
じて伝送するデータ量をコントロールすることができ、
データ変更の要求度が低い場合にはデータを圧縮して伝
送すること力５でき、これによってデータ伝送速度の向
上を図ることメできるという効果がある。
第１図は従来水側のプロ・νり図、第２図番マ［。
上をさらに具体化したブロック図、第５図（ａ） ｆｂ
） １同上に用いる信号伝送形式を示す図、第４図Ｃま
：発明の一実施例を示すブロック図、第５図（ま同一に
用いる信号伝送形式を示す図である。 （１）は送信装置Ｎ、（２１）〜（２ｎ）は受信装置、
（３）（ま号伝送線、（４）は装置番号判別手段、（５
）ｃｔ ２己億手。 、（６）はデータ入力手段、（７）はカウンタ、（８）
Ｃオヂタバッファ、（９）は判定回路である。 代理人 弁理士 石 １）長 七 バ １１１図 閉 ま ゛） 丘 信 役
） １同上に用いる信号伝送形式を示す図、第４図Ｃま
：発明の一実施例を示すブロック図、第５図（ま同一に
用いる信号伝送形式を示す図である。 （１）は送信装置Ｎ、（２１）〜（２ｎ）は受信装置、
（３）（ま号伝送線、（４）は装置番号判別手段、（５
）ｃｔ ２己億手。 、（６）はデータ入力手段、（７）はカウンタ、（８）
Ｃオヂタバッファ、（９）は判定回路である。 代理人 弁理士 石 １）長 七 バ １１１図 閉 ま ゛） 丘 信 役
Claims (1)
- （１）送信装置と、相異なる装置番号を割り当てられた
複数個の受信装置とを信号伝送線を介して互いに接続し
、送信装置から信号伝送線に装置番号信号とデータ信号
とを順次時分割的に伝送し、各受信装置には、信号伝送
線上を伝送される装置番号信号を自己の装置番号と比較
する装置番号判別手段と、複数のメモリ番地を有して、
各メ℃り番地ごとに複数ヒツトよりなるデータを記憶す
る記憶手段と、装置番号判別手段による一致検出時に装
置番号信号に続けて伝送されるデータ信号を記憶手段に
入力するデータ入力手′段とを設けて成るデータ伝送方
式において、送信装置から信号伝送線に伝送するデータ
信号は、受信装置の記憶手段におけるメ七り番地の順に
伝送し、かつデータ変更を必要とするメｔり番地につい
てはデータ変更の判定ヒツトと変更後のデータとを続け
て伝送し、データ変更を必要としないメモリ番地につい
てはデータネ変更の判定ピットのみを伝送し、受信装置
のデータ入力手段は、データネ変更の判定ヒツトの検出
時はメｔり番地の更新のみを行ない、データ変更の判定
ピットの検出時にはメ七り番地を更新すると共に該メモ
リ番地に判定ピットに続くデータを書き込むようにして
成ることを特徴とするデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023156A JPS59148455A (ja) | 1983-02-15 | 1983-02-15 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023156A JPS59148455A (ja) | 1983-02-15 | 1983-02-15 | デ−タ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59148455A true JPS59148455A (ja) | 1984-08-25 |
Family
ID=12102729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58023156A Pending JPS59148455A (ja) | 1983-02-15 | 1983-02-15 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59148455A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60179834A (ja) * | 1984-02-27 | 1985-09-13 | Shizuki Denki Seisakusho:Kk | 情報伝達方法 |
| JPS6245266A (ja) * | 1985-08-22 | 1987-02-27 | Matsushita Graphic Commun Syst Inc | 通信端末装置のリモ−ト故障診断・故障修復方法 |
| JPS6255704A (ja) * | 1985-09-05 | 1987-03-11 | Hitachi Ltd | 分散制御方法 |
| JPH04167795A (ja) * | 1990-10-31 | 1992-06-15 | Toshiba Corp | スキャン伝送方式 |
-
1983
- 1983-02-15 JP JP58023156A patent/JPS59148455A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60179834A (ja) * | 1984-02-27 | 1985-09-13 | Shizuki Denki Seisakusho:Kk | 情報伝達方法 |
| JPS6245266A (ja) * | 1985-08-22 | 1987-02-27 | Matsushita Graphic Commun Syst Inc | 通信端末装置のリモ−ト故障診断・故障修復方法 |
| JPS6255704A (ja) * | 1985-09-05 | 1987-03-11 | Hitachi Ltd | 分散制御方法 |
| JPH04167795A (ja) * | 1990-10-31 | 1992-06-15 | Toshiba Corp | スキャン伝送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59148455A (ja) | デ−タ伝送方式 | |
| SU650526A3 (ru) | Устройство дл уплотнени каналов св зи | |
| JPH05265943A (ja) | シリアルデータ転送装置 | |
| KR19980042026A (ko) | 디지탈 데이타 패킷을 식별하는 장치 및 이 장치에 구비된디지탈 텔레비젼 신호용 수신기 | |
| JPS6031372B2 (ja) | 無線受信装置 | |
| US6772242B2 (en) | Communication device using three-step communication buffers | |
| US3525077A (en) | Block parity generating and checking scheme for multi-computer system | |
| US4531215A (en) | Validity checking arrangement for extended memory mapping of external devices | |
| JP2523874B2 (ja) | 非同期式シリアルデ―タ伝送装置 | |
| JPS6240736B2 (ja) | ||
| JP2993134B2 (ja) | 監視制御データ伝送方式 | |
| JPS6362427A (ja) | デ−タ通信における誤り検出方式 | |
| JPH0115100B2 (ja) | ||
| JPS63103524A (ja) | 携帯用信号受信機 | |
| JP2522299B2 (ja) | Ｄｍａ転送制御装置 | |
| JPH0531336B2 (ja) | ||
| JP2696105B2 (ja) | ネットワーク相互接続回路 | |
| JPS60140960A (ja) | デ−タの伝送方式 | |
| JPS5922586Y2 (ja) | 表示装置 | |
| JPS5819061A (ja) | 制御信号デ−タ拡張法 | |
| JPH07152670A (ja) | データ伝送装置 | |
| JPS6141430B2 (ja) | ||
| JPS589620B2 (ja) | 対等通信システム | |
| JPS608970A (ja) | マルチコントロ−ラシステム | |
| JPS61189053A (ja) | デ−タ処理装置におけるデ−タ送受信方法 |