JPS59140508A - プログラマブルコントロ−ラの実行方法 - Google Patents

プログラマブルコントロ−ラの実行方法

Info

Publication number
JPS59140508A
JPS59140508A JP1431383A JP1431383A JPS59140508A JP S59140508 A JPS59140508 A JP S59140508A JP 1431383 A JP1431383 A JP 1431383A JP 1431383 A JP1431383 A JP 1431383A JP S59140508 A JPS59140508 A JP S59140508A
Authority
JP
Japan
Prior art keywords
sequence
memory
program
execution program
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1431383A
Other languages
English (en)
Inventor
Yusho Sato
佐藤 勇昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1431383A priority Critical patent/JPS59140508A/ja
Publication of JPS59140508A publication Critical patent/JPS59140508A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の属する技術分野) この発明はシーケンスプログラムメモリに格納されたシ
ーケンス命令に従ってシーケンス命令実行プログラムを
起動しシーケンス命令を実行するプログラマブルコント
ローラの実行方法に関する。
この柚のプログラマブルコントローラにおいてシーケン
ス命令の実行速度は尚速であることが望まれている。
(従来技術とその問題点) この種のプログラマブルコントローラの従来装置としで
は第1図1こ示すものが知られでいる。第1図はマイク
ロプロセッサによってシーケンス命令を実行する方式の
プログラマブルコントローラのブロック図であり、1は
マイクロプロセッサ(以下これをOPUという)、2は
シーケンス命令マシンコードにより作成された各ステッ
プ毎のシーケンスプログラムを格納するシーケンスプロ
グラムメモリ、3はシーケンスプログラムメモリ2から
読出されたシーケンス命令をOP[Jlで実行するため
のシーケンス命令実行プログラムを格納するシーケンス
命令実行プログラムメモリ、4は実行中のシーケンス命
令実行プログラムに相当するシーケンスプログラムメモ
リ2に格納されたステップを記憶する実行ステップメモ
リ、5はプログラム実行結果及びデータを格納するデー
タメモリ、6は入出力データを外部からまたは外部に入
出力する入出力インターフェース、7はプログラマブル
コントローラ全体を制御するプログラムを格納するシス
テムプログラムメモリ、loはデータバスである。
第1図に示すプログラマブルコントローラにおけるシス
テムプログラムメモリ7に格納されたプログラムにより
シーケンスプログラムを実行する手順を第2図のフロー
チャートを用いて説明する。
プログラマブルコントローラがシークンス命令実行モー
ドに切換えられると、ステップ201でシーケンスプロ
グラムメモリ2から第1ステツプの先頭アドレスを院出
しでその先頭アドレスを実行ステップメモリ4に記憶さ
せる。シーケンスプログラムメモリ4の第1ステツプの
先頭アドレスが実行ステップメモリ4に記憶されるとス
テップ202゛で実行ステップメモリ4に記憶されたア
ドレスのシーケンス命令マシンコードをシーケンスプロ
グラムメモリ2から読出し、次にステップ203へ進ん
でそのシーケンス命令マシンコードを解析してオペレー
ション情報からシーケンス命令実行フログラムの先頭ア
ドレスとオペランド情報を抽出する0続いてステップ2
04でシーケンス命令ヲ0PU1で実行させるためのシ
ーケンス命令実行プログラムを前記オペレーション情報
から抽出されたシーケンス命令実行プログラムの先頭ア
ドレスに基づいてシーケンス命令実行プログラムメモリ
3より検索する。このシーケンス命令に相当スルシーケ
ンス命令実行プログラムが検束されるとステップ205
へ進んでそのシーケンス命令実行プログラムを起動する
。そしてこのシーケンス命令実行プロクラムの処理が終
了するとステップ206へ進ンで実行ステップメモリ4
に記憶されたアドレスを更新してシーケンスプログラム
メモリ2から次のステップのシーケンス命令の先頭アド
レスを記憶し、次いでステップ207で実行ステップメ
モリ4の内容がシーケンスプログラムメモリ2のシーケ
ンスプログラム領域を越えたか、すなわちシーケンスプ
ログラムの全ステップを完了したかをチェックし、この
ときシーケンスプログラムの全ステップが完了しでいな
いきステップ202へ戻ってステップ202−ステップ
203−ステップ204−ステップ205−ステップ2
06−ステップ207の一連の 5− 処理が実行される。
このように従来のプログラマブルコントローラにおいて
は、シーケンスプログラムメモリ2に格納された全ステ
ップのシーケンス命令の実行毎にステップ203でシー
ケンス命令マシンコードを解析してオペレーション情報
から起動すべきシーケンス命令実行プログラムの先頭ア
ドレスおよびオペランド情報を抽出しなければならず、
またステップ207で全ステップのシーケンス命令の実
行が完了したかをチェックせねばならない。従ってシー
ケンス命令実行フログラムを検索する丈での前処理時間
およびシーケンス命令実行プログラム実行後の後処理時
間に多くの時間が費やされシーケンス命令の実行速度が
非常に遅いという欠点を有する。
(発明の目的) そこで本発明の目的は前述したような従来装置の欠点を
除去し、シーケンス命令の実行速度を高速とすることが
可能なプログラマブルコントローラの実行方法を提供す
ることにある。
 6− (発明の要点) 前述の目的は本発明によれば、シーケンスプログラムメ
モリに格納された各ステップ毎のシーケンス命令に対応
し、起動すべきシーケンス命令実行プログラムの先頭ア
ドレスおよびオペランド情報を格納する実行プログラム
アドレステーブルメモリを有し、シーケンス命令の実行
前にシーケンスプログラムメモリに格納されたシーケン
ス命令を順次読出しそのシーケンス命令を解析して起動
すべきシーケンス命令実行プログラムの先頭アドレスお
よびシーケンス命令実行プログラムで取扱う形式に情報
変換したオペランド情報を実行プログラムアドレステー
ブルメモリに格納するように制御し、シーケンス命令の
実行はこの実行プログラムアドレステーブルメモリの内
容を参照しで行なうように構成する、ことによって達成
される。
(発明の実施例) 第3図は本発明の一実施例を示すブロック図であり、第
3図において第1図に示すものと同一符号を付している
第3図において、1で再びCPUを表わし、2はシーケ
ンスプログラムメモリ、3はシーケンス命令実行プログ
ラム、5はデータメモリ、6は入出カイ/ター7エース
、7はシステムプログラムメモリ、10はデータバスで
ある。8はシーケンスプログラムメモリ2に格納された
第1ステツプから最終ステップオでのシーケンス命令に
対応し、起動すべきシーケンス命令実行プログラムの先
頭アドレスとオペランド情報および最終ステップのシー
ケンス命令の次にシーケンス実行抜出しアドレスを格納
した実行プログラムアドレステーブルメモリ(以下これ
をテーブルメモリという)、9はシーケンス命令実行プ
ログラムメモリ3によりシーケンス命令実行中のテーブ
ルメモリ8のポイント(すなわち、実行中のシーケンス
命令実行プログラムの先頭アドレスまたはオペランド情
報)を記憶する実行プログラムアドレステーブルポイン
タメモリ(以下これをポインタメモリという)である。
次に第3図に示すプログラマブルコントローラの動作を
第4図に示すシーケンスプログラムラ実行するフローチ
ャート箋第5図に示すテーブルメモリの作成方法を示す
構成図および第6図に示すテーブルメモリの構成図を用
いて説明する。
第3図(こ示すプログラマブルコントローラがシーケン
スプログラム実行モードに切換えられるさ、シーケンス
命令実行前の前処理として第4図のステップ401では
シーケンスプログラムメモリ2に格納された第1ステツ
プから最終ステップまでのシーケンス命令を順次読出し
、各ステップ毎のシーケンス命令マシンコードを解析し
、オペレーション情報からシーケンス命令実行プログラ
ムの先頭アドレスとオペランド情報を必要とするシーケ
ンス命令であればオペランド情報を抽出してテーブルメ
モリ8に順次格納する。ここでテーブルメモリ8の作成
方法について第5図を用いて説明する。
第5図において、25はシーケンスプログラムメモリ2
から読出された成るステップのシーケンス命令マシンコ
ードを示し、このシーケンス命令 9− で取扱うデータメモリのビット位置を示すためのメモリ
インデックスに相当するカード番号部28と、このデー
タメモリのビット位置がコード化されでいるビット番号
部27およびマシンコードの変化を検出するためのパリ
ティビット29から構成されている。このシーケンス命
令マシンコード25の解析はまずオペレーション[1F
IHfB26のコードを解析し、そのシーケンス命令を
実行するシーケンス命令実行プログラムをシーケンス命
令実行プログラムメモリ3から検索してそのシーケンス
命令実行プログラムの先頭アドレスをテーブルメモリ8
の所定のポイントにシーケンス命令実行プログラム先頭
アドレス部21に格納する。続いてそのシーケンス命令
マシンコードのオペランドがビット位置であればコード
化されでいるビット番号をデコードしてオペランド情報
部22のビット情報部30に格納し、カード番号部28
のカード番号はデータメモリのビット位置を示すために
インデックス化してカード情報部31に格納する。
この場合、オペランド情報はシーケ/ス命令実行10− プログラムで取扱う形式に併わせでシーケンス命令実行
プログラムで直ちに利用できる形式に情報変換して格納
する。また、シーケンス命令によってはオペランドが無
いものやオペランドがタイマ。
カウンタ等のデータであるものかあるが、前者はオペラ
ンド情報を作成せず、後者はデータ値をそのデータ有効
ビットだけを抽出してオペランド情報として格納する。
なお、オペレーション情報のないシーケンス命令であれ
ば前記シーケンス命令実行プログラム先頭アドレス、オ
ペランド情報は作成しない。このような作成方法により
シーケンスプログラムメモリ2に格納された第1ステツ
プから最終ステップまでのシーケンス命令マシンコード
を解析してシーケンス命令実行プログラムの先頭アドレ
スとオペランド情報のテーブルメモリ8への格納が終了
すると、第6図に示すようにテーブルメモリ8にシーケ
ンス命令実行からの抜出しを意味するシーケンス実行抜
出しアドレスを格納し、テーブルメモリ8のテーブル作
成を終了する。
テーブルメモリ8のテーブル作成が終了すると第4図の
ステップ402へ進んでテーブルメモリ8から最初の先
頭アドレスを続出して八へ峰へへ大=に%にポインタメ
モリ9へ格納するとシーケンス命令実行の前処理が終る
シーケンス命令の実行はステップ403へ進んでポイン
タメモリ9に記憶されているアドレス(すなわちシーケ
ンスプログラムメモリ2に格納された第1ステツプのシ
ーケンス命令)の内容を続出して0PUIのプログラム
カウンタに導入することにより当該アドレスのシーケン
ス命令実行プログラムが実行される。起動されたシーケ
ンス命令実行プログラムでオペランド情報を必要とする
場合には、それぞれのシーケンス命令実行プログラム中
にポインタメモリ9の内容を更新、すなわちこの実施例
ではテーブルメモリ8のオペランド情報部22を抽出し
てポインタメモリ9の内容を2バイト進めることにより
ポインタメモリ9に実行中のシーケンス命令に必要なオ
ペランド情報を抽出する命令がプログラムされており1
、これによりオペランド情報を必要とするシーケンス命
令の場合にはポインタメモリ9の内容が続出されてシー
ケンス命令か実行される。そしてこのシーケンス命令実
行プログラムの終了時には、シーケンス命令実行プログ
ラムの最後にテーブルメモリ8から次のステップのシー
ケンス命令実行プログラムの先頭アドレスを抽出しでポ
インタメモリ9の内容を2バイト進めることによりポイ
ンタメモリ9に前記法のステップのシーケンス命令実行
プログラムの先頭アドレスを抽出する命令がプログラム
されており、これによりポインタメモリ9には次のステ
ップのシーケンス命令実行プログラムの先頭アドレスが
記憶される。
このポインタメモリ9に格納された先頭アドレスを0P
U1のプログラムカウンタに導入することにより前記と
同様にしてジ−タンス命令実行プログラムを実行し、ポ
インタメモリ9にテーブルメモリ8に格納された先頭ア
ドレスが記憶される毎にその先頭アドレスに対応したシ
ーケンス命令実行プログラムを実行する。すべてのシー
ケンス13− 命令を実行するとポインタメモリ9にはテーブルメモリ
8の最後に格納されたシーケンス実行抜出しアドレス2
3が抽出されて記憶され、これによりすべてのシーケン
ス命令の実行終了後はシーケンスプログラムより抜出し
て入出力処理等の彼処処理プログラムを起動しシーケン
ス命令実行の第1スキヤンを完了する。
第2スキヤン目からはシーケンス命令実行前の前処理で
テーブルメモリ8に作成されたテーブルをそのまま使用
できるためテーブルを作成する必要はなく、従ってポイ
ンタメモリ9に前記テーブルメモリ8に格納された先頭
アドレスを格納するだけで前述と同様にシーケンスプロ
グラム実行モードに切換えられるとシルタンス合金の実
行を行うことができる。
(発明の効果) 本発明によれば、ジ−タンスプログラムメモリに格納さ
れた各ステップ毎のシーケンス命令に対応し、起動すべ
きシーケンス命令実行プログラムの先頭アドレスおよび
オペランド情報を格納する14− 実行プログラムアドレステーブルメモリと、少なくとも
起動すべきシーケンス命令実行プログラムの先頭アドレ
スを格納する実行プログラムアドレステーブルポインタ
メモリとを有し、シーケンス命令の実行前に前記シーケ
ンスプログラムメモリーこ格納されたシーケンス命令を
願次絖出しそのシーケンス命令を解析して起動すべきシ
ーケンス命令実行プログラムの先頭アドレスおよびシー
ケンス命令実行プログラムで取扱う形式に情報変換した
オペランド情報を実行プログラムアドレステーブルメモ
リに格納し、起動開始時に実行プログラムアドレスメモ
リに格納されたシーケンス命令実行プログラムの先頭ア
ドレスを実行プログラムアドレステーブルボイ/タメモ
リに格納してこの実行プログラムアドレスポインタメモ
リの内容をマイクロプロセッサのプログラムカウンタに
導入し、シーケンス命令の実行は前記実行プログラムア
ドレステーブルメモリの内容を参照しで行なうように構
成することにより、従来装置では1ステツプ毎のシーケ
ンス命令を実行する都度性なっていたシーケンス命令マ
シンコードの解析、オペランド情報の抽出、シーケンス
命令実行プログラムの検索の処理が不要となり、シーケ
ンス命令の実行速度を高速とすることができるという利
点を有すもまた実行プログラムアドレステーブルメモリ
に格納されないところのオペレーション情報のないシー
ケンス命令は一斉処理されず、シーケンス命令実行プロ
グラムのみの処理であるので、シーケンスプログラムの
ステップ数に比例してシーケンス命令の実行速度が短縮
され、シーケンス命令実行速度の高速化が図れるという
利点を有する。
【図面の簡単な説明】
第1図は従来装置を示すブロック図、第3図は本発明の
一実施例を示すブロック図、第5図は実行プログラムア
ドレステーブルメモリのテーブル作成方法を示す構成図
、第6図は実行プログラムアドレステーブルメモリの内
容を示す構成図、第2図および第4図はそれぞれシーケ
ンス命令実行の手順を示すフローチャートである。 にマイクロプロセッサ(OPU)、2ニジ−ケンスプロ
グラムメモリ、3ニジ−ケンス命令実行プログラムメモ
リ、7:システムプログラムメモリ、8:実行プログラ
ムアドレステーブルメモリ、9:実行プルグラムアドレ
ステーブルポイン17−

Claims (1)

    【特許請求の範囲】
  1. l)シーケンスプログラムを格納するジ−タンスプログ
    ラムメモリ、シーケンスプログラムメモリに格納された
    シーケンス命令を実行するプログラムを格納するシーケ
    ンス命令実行プログラムメモきシーケンス命令実行プロ
    グラムの先頭アドレスおよびオペランド情報を格納する
    実行プログラムアドレステーブルメモリ、少なくとも起
    動すべきシーケンス命令実行プログラムの先頭アドレス
    を格納する実行プログラムアドレステーブルポインタメ
    モリを有し、シーケンス命令の実行前に前記シーケンス
    プログラムメモリに格納されたシーケンス命令を順次続
    出しそのシーケンス命令を解析して起動すべきシーケン
    ス命令実行プログラムの先頭アドレスおよびシーケンス
    命令実行グログラムで取扱う形式に情報変換したオペラ
    ンド情報を実行プログラムアドレステーブルメモリに格
    納し、起動開始時に実行プログラムアドレスメモリに格
    納されたシーケンス命令実行プログラムの先頭アドレス
    を実行プログラムアドレステーブルポインタメモリに格
    納して実行プログラムアドレステーブルポインタメモリ
    の内容をマイクロプロセッサのプログラムカウンタに導
    入し前記ジ−タンス命令実行プログラムメモリに格納さ
    れたシーケンス命令実行プログラムを起動することを特
    徴とするプログラマブルコントローラの実行方法。
JP1431383A 1983-01-31 1983-01-31 プログラマブルコントロ−ラの実行方法 Pending JPS59140508A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1431383A JPS59140508A (ja) 1983-01-31 1983-01-31 プログラマブルコントロ−ラの実行方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1431383A JPS59140508A (ja) 1983-01-31 1983-01-31 プログラマブルコントロ−ラの実行方法

Publications (1)

Publication Number Publication Date
JPS59140508A true JPS59140508A (ja) 1984-08-11

Family

ID=11857604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1431383A Pending JPS59140508A (ja) 1983-01-31 1983-01-31 プログラマブルコントロ−ラの実行方法

Country Status (1)

Country Link
JP (1) JPS59140508A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52131082A (en) * 1976-04-27 1977-11-02 Toyoda Mach Works Ltd Sequence controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52131082A (en) * 1976-04-27 1977-11-02 Toyoda Mach Works Ltd Sequence controller

Similar Documents

Publication Publication Date Title
EP0240606A2 (en) Pipe-line processing system and microprocessor using the system
JPS59140508A (ja) プログラマブルコントロ−ラの実行方法
JPH0410081B2 (ja)
JPH082727Y2 (ja) プログラマブルシ−ケンサ
JPS5829051A (ja) 演算処理装置
JP3018579B2 (ja) 名前検索処理装置
JPS5894041A (ja) 高級言語のデバツク支援装置
JP2727023B2 (ja) 情報処理装置
JP2811804B2 (ja) 変数出力範囲指定方式
JPS6319041A (ja) 割込み方式
JPS61279906A (ja) プログラマブルコントロ−ラ
JPS63217433A (ja) プログラム実行制御方式
KR920004728B1 (ko) 스텝콘트롤명령의 고속처리 시스템
JPH03141402A (ja) ユーザプログラムの処理方法および装置
JPS60193029A (ja) デ−タ入力方式
JPS58149571A (ja) 情報処理装置のベクトル演算処理方式
JP2570407B2 (ja) プログラマブル・コントローラ
JPS6297031A (ja) 仮数部のビツト数整合方式
JPH03196204A (ja) プログラマブルコントローラ
JPH0383130A (ja) 時間依存処理自動化装置
JPS6126693B2 (ja)
JPH0441382B2 (ja)
JPS6158040A (ja) デ−タ処理装置
JPH08234995A (ja) プログラム変換装置
JPH0623922B2 (ja) プログラマブル・コントロ−ラ