JPS59139693A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS59139693A JPS59139693A JP1420083A JP1420083A JPS59139693A JP S59139693 A JPS59139693 A JP S59139693A JP 1420083 A JP1420083 A JP 1420083A JP 1420083 A JP1420083 A JP 1420083A JP S59139693 A JPS59139693 A JP S59139693A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid integrated
- integrated circuit
- hole
- circuit
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁基板に膜枝術により形成した抵抗、コン
デンサなとの受動素子に、トランジスタなとの能動糸量
を組合せた混成集積回路、特に前記絶縁基板に孔螢あけ
、上下の導電層を接続したスルーホールを含む混成集積
回路に関する。
デンサなとの受動素子に、トランジスタなとの能動糸量
を組合せた混成集積回路、特に前記絶縁基板に孔螢あけ
、上下の導電層を接続したスルーホールを含む混成集積
回路に関する。
電子機器の筒密度化、低コスト化及び多機能化が進む中
で、混成集積回路の枚割か一層人きくなり、多方向での
油相かなされ又いる。例１えは、辿４ＢＡ鯵、 コアｆ
ｆニー１ 、、ｔ−”ｉ’４ｙＦ 、 Ｖ’ｆ’Ｒ，１
即１車ｆｔ１ｌＪ御用なと、モノリシックＩＣの発展と
共に、混成果イｙ↓回路の応用が拡かっている。
で、混成集積回路の枚割か一層人きくなり、多方向での
油相かなされ又いる。例１えは、辿４ＢＡ鯵、 コアｆ
ｆニー１ 、、ｔ−”ｉ’４ｙＦ 、 Ｖ’ｆ’Ｒ，１
即１車ｆｔ１ｌＪ御用なと、モノリシックＩＣの発展と
共に、混成果イｙ↓回路の応用が拡かっている。
現在、混成集積回路に使用される膜回路構成には、犬き
く分けて、二つの！成が考えられる。一つは、アルミナ
セラミック基板等の絶縁基板上に、共鉋蒸島法るるいは
スパッタリング法により嗅を形成し、必要な回路機能を
持たせるべく、コンテンサ、抵抗、コイルなとの受動素
子と、轡体部を形成し、回路定数に合わせて、容量イ１
Ｍ、 ｌ初゛抗埴などを調整し、所望の回路榛能を餉つ
素子を製作する。νＩＩち、薄膜回路素子である。イ…
の一つは、アルミナセラミック基板等の絶縁基板上に、
抵抗体及び専体、絶＝ｐＲＪ銭・などのペースト’＜印
桐し、それを簡素の炉の中で焼成し、Ｐ９Ｔ留２の回路
機ロトを灼だせたもの、即ち厚膜回路素子である。
く分けて、二つの！成が考えられる。一つは、アルミナ
セラミック基板等の絶縁基板上に、共鉋蒸島法るるいは
スパッタリング法により嗅を形成し、必要な回路機能を
持たせるべく、コンテンサ、抵抗、コイルなとの受動素
子と、轡体部を形成し、回路定数に合わせて、容量イ１
Ｍ、 ｌ初゛抗埴などを調整し、所望の回路榛能を餉つ
素子を製作する。νＩＩち、薄膜回路素子である。イ…
の一つは、アルミナセラミック基板等の絶縁基板上に、
抵抗体及び専体、絶＝ｐＲＪ銭・などのペースト’＜印
桐し、それを簡素の炉の中で焼成し、Ｐ９Ｔ留２の回路
機ロトを灼だせたもの、即ち厚膜回路素子である。
薄膜回路素子は、小形化、高札層化、：しよひ抵抗。
コンデンサなどの篩り層化にコカしている。しかし、コ
スト高となシ、１だ、基板の上下を導通させるスルーホ
ールの形成において難がある。すなわち、第１図の断面
図に示すように、アルミナの基板１にめりた孔１０ＶＣ
対して、例えは上…ｊから下面への箇わり込みによるｍ
％、膜２による上下の導通を（４るか、あるいは、第２
図に示すように、アルミナ基板１の孔に鳩目３を通し上
下から熱圧洛によるホンディングで上下の２＃、電膜２
の間を擲辿させている。
スト高となシ、１だ、基板の上下を導通させるスルーホ
ールの形成において難がある。すなわち、第１図の断面
図に示すように、アルミナの基板１にめりた孔１０ＶＣ
対して、例えは上…ｊから下面への箇わり込みによるｍ
％、膜２による上下の導通を（４るか、あるいは、第２
図に示すように、アルミナ基板１の孔に鳩目３を通し上
下から熱圧洛によるホンディングで上下の２＃、電膜２
の間を擲辿させている。
しかし、このようなスルーホールはＳ ｎＵ者のスパッ
タリングまわり込みでは、十分低い導通抵抗を得ること
は自＋シ＜ 、かつ、はらつきが大きく、量産性に乏し
い。佐・者の鳩目による方法では、作条１７１間が長く
、）嚇目に篩１曲なＡｕをイ斐用しているためコスト〜
、になる。
タリングまわり込みでは、十分低い導通抵抗を得ること
は自＋シ＜ 、かつ、はらつきが大きく、量産性に乏し
い。佐・者の鳩目による方法では、作条１７１間が長く
、）嚇目に篩１曲なＡｕをイ斐用しているためコスト〜
、になる。
厚膜回＃３累子によるスルーホール形成は、第３図にボ
すよ’）ｖｃ、基板１の孔１０の一力の片間から硼、知
ベーＡａを印刷し、さらに他方の片面から基型ペースト
４ｂを印刷し、孔１０の内壁に十分な知の壱茄、性ペー
ストを印刷する。よって、低抵抗の上下の接わじか低価
軸で安建に倚られる。しかし、厚膜素子では小形化、〜
Ｊ都度什Ｖ０は不〕Ｖ・当である。
すよ’）ｖｃ、基板１の孔１０の一力の片間から硼、知
ベーＡａを印刷し、さらに他方の片面から基型ペースト
４ｂを印刷し、孔１０の内壁に十分な知の壱茄、性ペー
ストを印刷する。よって、低抵抗の上下の接わじか低価
軸で安建に倚られる。しかし、厚膜素子では小形化、〜
Ｊ都度什Ｖ０は不〕Ｖ・当である。
本発明の目［（Ｊは、上ｂ１両者の欠点を相仙い、低コ
ストで、小形、高密度化され、かつ、伯爵のはスルーホ
ール部をｊ重力Ｑにし、回路４ｓ’ｊ能分もたせた他の
片方の面を薄膜にした禍成會泡する。
ストで、小形、高密度化され、かつ、伯爵のはスルーホ
ール部をｊ重力Ｑにし、回路４ｓ’ｊ能分もたせた他の
片方の面を薄膜にした禍成會泡する。
つきに本弁明紫失施世」により脱明する。
第４図は本発明の一実か口伝に係るスルーホール都の１
り白用図である。図ｊにおいて、孔１０のあけられたセ
ラミック基板１の下面にＡ ｇ ／ ｌ’ ｄのペース
ト４ｂ（ｒ−印刷・焼成し、さらに、十Ｌ１０の＆１）
分のみセＪ［ｊｔｉ」刷・かｌＩ＋成し、接崩の場合の
手１」による半田食われを防ぐ。つきに上聞から孔１０
の部分にＡｕペース）４ａを印刷・焼成し、孔ＩＯの内
壁の２４通？十分低くする。次に、表面に、薄膜の抵抗
となる膜５葡スパッタリングで形成し、その−」二に、
碑体となる’１１’ ｉ ／ Ｐ ｄ ／ Ａｕの薄膜
６をスパッタリングで形成した払、よく［川の今Ａｕメ
ッキオする。それから抵」う［、嵜捧イｒ：θ［望のパ
ターンシこプ１ら成し、机わＬの眺茅をした候、ケース
に半田刊けする。
り白用図である。図ｊにおいて、孔１０のあけられたセ
ラミック基板１の下面にＡ ｇ ／ ｌ’ ｄのペース
ト４ｂ（ｒ−印刷・焼成し、さらに、十Ｌ１０の＆１）
分のみセＪ［ｊｔｉ」刷・かｌＩ＋成し、接崩の場合の
手１」による半田食われを防ぐ。つきに上聞から孔１０
の部分にＡｕペース）４ａを印刷・焼成し、孔ＩＯの内
壁の２４通？十分低くする。次に、表面に、薄膜の抵抗
となる膜５葡スパッタリングで形成し、その−」二に、
碑体となる’１１’ ｉ ／ Ｐ ｄ ／ Ａｕの薄膜
６をスパッタリングで形成した払、よく［川の今Ａｕメ
ッキオする。それから抵」う［、嵜捧イｒ：θ［望のパ
ターンシこプ１ら成し、机わＬの眺茅をした候、ケース
に半田刊けする。
このよりＶｃ製造δれた不党明の掛１敗集柘回回路は、
ン１智度にして、小形、尚１１７度ではりつき刀・少く
、かつ、低コストで得られるという効欠かある。
ン１智度にして、小形、尚１１７度ではりつき刀・少く
、かつ、低コストで得られるという効欠かある。
４ 図１＠の前年な脱明
第１図は従来の淘、膜技術によ゛る混成集稙回路基板の
スルーホール部の断ＴｂＪ図、第２図は博（反と鳩基根
のスルーホール部の断面図である。
スルーホール部の断ＴｂＪ図、第２図は博（反と鳩基根
のスルーホール部の断面図である。
］・・・・・・セラミック児根板２．６・・・・・・得
′４１幻幌、３・・・・・・鳩目、４ａ、４ｂ・・・・
・・印刷導知、ペースト、５・・・・・・抵抗膜。
′４１幻幌、３・・・・・・鳩目、４ａ、４ｂ・・・・
・・印刷導知、ペースト、５・・・・・・抵抗膜。
第１閉 第２図
第４０
Claims (1)
- 膜回路素子か形成される絶縁基板を貫通する孔をあけｓ
ＳｉＪ記絶縁部鈑の上下の４電層を接続したスルーホ
ールを含む混成集積回路において、前記スルーホール部
および片方の面を厚膜、回路機能をもたせた他の片方の
面を＃膜としたことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1420083A JPS59139693A (ja) | 1983-01-31 | 1983-01-31 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1420083A JPS59139693A (ja) | 1983-01-31 | 1983-01-31 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59139693A true JPS59139693A (ja) | 1984-08-10 |
Family
ID=11854468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1420083A Pending JPS59139693A (ja) | 1983-01-31 | 1983-01-31 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59139693A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62192649U (ja) * | 1986-05-28 | 1987-12-08 |
-
1983
- 1983-01-31 JP JP1420083A patent/JPS59139693A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62192649U (ja) * | 1986-05-28 | 1987-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04299889A (ja) | キャパシタ装置 | |
| JPH07142867A (ja) | 多層基板及びその製造方法 | |
| JPS59139693A (ja) | 混成集積回路 | |
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| JPS62204561A (ja) | 混成ｉｃ | |
| JPH0274099A (ja) | 電子部品内蔵多層樹脂基板 | |
| JPS6347248B2 (ja) | ||
| JPS59774Y2 (ja) | 印刷配線板 | |
| JPS60180186A (ja) | プリント基板 | |
| JPS6148996A (ja) | セラミツク多層配線基板の製造方法 | |
| JPS6120080U (ja) | 多層プリント配線板 | |
| JPH06851Y2 (ja) | セラミック多層配線基板 | |
| JPH01257397A (ja) | 金属プリント基板 | |
| JPS60200595A (ja) | 多層印刷配線板 | |
| JPS62145799A (ja) | 多層配線基板 | |
| JPH02871B2 (ja) | ||
| JPS59148395A (ja) | セラミツク多層配線基板の製造法 | |
| JPS59147484A (ja) | 部品の実装方法 | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JPS6362396A (ja) | スル−ホ−ルを有した基板構造 | |
| JPH02271596A (ja) | 多層ハイブリッド回路の製造方法 | |
| JPS5992599A (ja) | 厚膜混成集積回路の製造方法 | |
| JPS63261895A (ja) | 多層印刷配線板のスル−ホ−ル | |
| JPS6328094A (ja) | 回路基板 | |
| JPH01215097A (ja) | セラミック多層回路基板の製造方法 |