JPS5913765B2 - デ−タバス制御方式 - Google Patents
デ−タバス制御方式Info
- Publication number
- JPS5913765B2 JPS5913765B2 JP2907379A JP2907379A JPS5913765B2 JP S5913765 B2 JPS5913765 B2 JP S5913765B2 JP 2907379 A JP2907379 A JP 2907379A JP 2907379 A JP2907379 A JP 2907379A JP S5913765 B2 JPS5913765 B2 JP S5913765B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- arithmetic processing
- transfer
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は、データバス制御方式に関するものである。
大量のデータを高速に処理するデータ処理システムとし
て、複数の演算処理装置と共通の記憶装置と入出力装置
を同一バスに接続したシステムが考えられる。
て、複数の演算処理装置と共通の記憶装置と入出力装置
を同一バスに接続したシステムが考えられる。
このようなシステムに於ては、バスを介してデータの転
送をする場合、バスの使用効率がシステムに与える影響
は大きい。そしてその中で、バスの使用権の獲得手段が
重要な問題の１つとなる。本発明の目的は、複数の演算
処理装置を同一バスに接続し、高速にデータを処理する
データ処理システムに於て、演算処理装置がバス制御装
置に、バス使用要求信号を出力している間、バス制御装
置がバス使用許可信号を変更しないことにより、バスを
占有するための手順が簡単で、連続してデータ転送をす
ることができるデータバス転送方式を提供することにあ
る。
送をする場合、バスの使用効率がシステムに与える影響
は大きい。そしてその中で、バスの使用権の獲得手段が
重要な問題の１つとなる。本発明の目的は、複数の演算
処理装置を同一バスに接続し、高速にデータを処理する
データ処理システムに於て、演算処理装置がバス制御装
置に、バス使用要求信号を出力している間、バス制御装
置がバス使用許可信号を変更しないことにより、バスを
占有するための手順が簡単で、連続してデータ転送をす
ることができるデータバス転送方式を提供することにあ
る。
以下本発明を、２台の演算処理装置と共通の記憶装置と
が同一バスに接続されたデータ処理システムを例にとつ
て説明する。
が同一バスに接続されたデータ処理システムを例にとつ
て説明する。
第１図は、本発明を実施しないデータ処理システムの一
例である。
例である。
第１図に於て、１と２は演算処理装置（ＰＵ）であり、
転送を起動する装置である。
転送を起動する装置である。
３ｌｆｉ、演算処理装置１、２に共通な書き込み読み出
し可能な記憶装置（ＭＭ）である。
し可能な記憶装置（ＭＭ）である。
５は演算処理装置１、２と記憶装置３を接続するデータ
バスであり、４はデータバス５を制御するバス制御装置
（ＢＣ）である。
バスであり、４はデータバス５を制御するバス制御装置
（ＢＣ）である。
６、Ｔ、８は演算処理装置１、２がデータバス５の占有
権を得るための制御信号線であり、それぞれ′’ス使用
要求信号（以下ＢＳＲＱ：Ｂｕｓｒｅｑｕｅｓｔと呼ぶ
）線、バス使用許可信号（ＢＳＡＶ■Ｂｕｓａｖａｉｌ
ａｂｌｅと呼ぶ）線、バス使用中表示信号（以下ＢＢＳ
Ｙ■Ｂｕｓｂｕｓｙと呼ぶ）線である。
権を得るための制御信号線であり、それぞれ′’ス使用
要求信号（以下ＢＳＲＱ：Ｂｕｓｒｅｑｕｅｓｔと呼ぶ
）線、バス使用許可信号（ＢＳＡＶ■Ｂｕｓａｖａｉｌ
ａｂｌｅと呼ぶ）線、バス使用中表示信号（以下ＢＢＳ
Ｙ■Ｂｕｓｂｕｓｙと呼ぶ）線である。
ＢＳＡＶ７はＢＳＲＱ６に対する応答信号である。９は
ＢＳＡＶ７が演算処理装置１で処理された後の信・ 号
であり、演算処理装置２に対するＢＳＡＶであるっ第２
図は、本発明のデータバス制御方式を実施したデータ処
理システムの一例である。
ＢＳＡＶ７が演算処理装置１で処理された後の信・ 号
であり、演算処理装置２に対するＢＳＡＶであるっ第２
図は、本発明のデータバス制御方式を実施したデータ処
理システムの一例である。
図に於て、ＢＳＲＱ６とＢＳＲＱ７の信号線が、演算処
理装置１，２に独立していることと、ＢＢＳＹ８がない
ことを除いては第１図と同じである。次に、第１図およ
び第２図で示されるデータ処理システムの動作を説明す
る。
理装置１，２に独立していることと、ＢＢＳＹ８がない
ことを除いては第１図と同じである。次に、第１図およ
び第２図で示されるデータ処理システムの動作を説明す
る。
まず第１図で示される従来方式について、第１図と第３
図を用いて説明する。第３図は第１図に示されるデータ
処理システムの動作を示したタイミングチヤートであり
、特に演算処理装置２がデータバス５を介して記憶装置
３と連続してｎ回のデータ転送を行なう場合の動作を示
すものである。
図を用いて説明する。第３図は第１図に示されるデータ
処理システムの動作を示したタイミングチヤートであり
、特に演算処理装置２がデータバス５を介して記憶装置
３と連続してｎ回のデータ転送を行なう場合の動作を示
すものである。
第３図に於て、Ａ，ｂ，ｃラｄはそれぞそが第１図のＢ
ＳＲＱ６，ＢＳＡＶ７，ＢＳＡＶ９，ＢＢＳＹ８を表わ
している。
ＳＲＱ６，ＢＳＡＶ７，ＢＳＡＶ９，ＢＢＳＹ８を表わ
している。
ｅはＤ１及至Ｄｎにより、ｎ回のデータ転送が行なわれ
る期間を表わす。今第１図の演算処理装置２がＢＳＲＱ
６を０Ｎすると、バス制御装置４はＢＳＡＶ７を０Ｎし
、それに応答する。演算処理装置１は自分が転送しよう
とする場合、即ち演算処理装置１が、ＢＳＲＱ６を０Ｎ
し、その結果としてＢＲＡＶ７が０Ｎされた場合は、Ｂ
ＳＡＶ９を０Ｆ？ままにする。また演算処理装置２が転
送しようとする場合、即ち演算処理装置１がＢＳＲＱ６
を０Ｎしていなくて、演算処理装置２がＢＳＲＱ６を０
Ｎしその結果としてＢＳＡＶ７が０Ｎされた場合は、Ｂ
ＳＡ９を０Ｎする。この図に於ては後者の場合を例にと
つたので、演算処理装置２がＢＳＲＱ６を０Ｎした結果
として、ＢＳＡＶ７，９が０Ｎとなる。そして演算処理
装置２は不９が０Ｎされたことを確認すると、ＢＢＳＹ
８がＯＮでないこと、即ちデータバス５が使用中でない
ことを確認してから、ＢＢＳＹ８を０Ｎし、データバス
５の占有権を獲得する。占有権を獲得した演算処理装置
２は、ＢＳＲＱ６を０ＦＦにする。そしてバス制御装置
４はＢＳＡ７を０ＦＦにし、演算処理装置１はＢＳＡＶ
９を０ＦＦにする。この状態では、演算処理装置１は、
演算処理装置２が、ＢＢＳＹ８を０ＦＦにするまでデー
タバス５を使用することはできない。そして演算処理装
置２は、ＢＢＳＹ８を０Ｎにしたままｎ回のデータ転送
を行ない、終了するとＢＢＳＹ８を０ＦＦにしデータバ
ス５を開放する。このように従来方式は、占有権の獲得
と連続するデータ転送をＢＢＳＹ８を０Ｎにしておくこ
とで実現している。
る期間を表わす。今第１図の演算処理装置２がＢＳＲＱ
６を０Ｎすると、バス制御装置４はＢＳＡＶ７を０Ｎし
、それに応答する。演算処理装置１は自分が転送しよう
とする場合、即ち演算処理装置１が、ＢＳＲＱ６を０Ｎ
し、その結果としてＢＲＡＶ７が０Ｎされた場合は、Ｂ
ＳＡＶ９を０Ｆ？ままにする。また演算処理装置２が転
送しようとする場合、即ち演算処理装置１がＢＳＲＱ６
を０Ｎしていなくて、演算処理装置２がＢＳＲＱ６を０
Ｎしその結果としてＢＳＡＶ７が０Ｎされた場合は、Ｂ
ＳＡ９を０Ｎする。この図に於ては後者の場合を例にと
つたので、演算処理装置２がＢＳＲＱ６を０Ｎした結果
として、ＢＳＡＶ７，９が０Ｎとなる。そして演算処理
装置２は不９が０Ｎされたことを確認すると、ＢＢＳＹ
８がＯＮでないこと、即ちデータバス５が使用中でない
ことを確認してから、ＢＢＳＹ８を０Ｎし、データバス
５の占有権を獲得する。占有権を獲得した演算処理装置
２は、ＢＳＲＱ６を０ＦＦにする。そしてバス制御装置
４はＢＳＡ７を０ＦＦにし、演算処理装置１はＢＳＡＶ
９を０ＦＦにする。この状態では、演算処理装置１は、
演算処理装置２が、ＢＢＳＹ８を０ＦＦにするまでデー
タバス５を使用することはできない。そして演算処理装
置２は、ＢＢＳＹ８を０Ｎにしたままｎ回のデータ転送
を行ない、終了するとＢＢＳＹ８を０ＦＦにしデータバ
ス５を開放する。このように従来方式は、占有権の獲得
と連続するデータ転送をＢＢＳＹ８を０Ｎにしておくこ
とで実現している。
この方式で演算処理装置がｍ台接続された場合を考えて
みる。１台の演算処理装置をＢＳＡ７が伝播する時間に
ｔだけ要したとすると、バス制御装置４がＢＳＡＶ７を
０Ｎにしてから、この信号がｍ台目の演算処理装置に達
するまでの時間は、１台目の演算処理装置より（ｍ−１
）ｔだけよけいに要することになる。
みる。１台の演算処理装置をＢＳＡ７が伝播する時間に
ｔだけ要したとすると、バス制御装置４がＢＳＡＶ７を
０Ｎにしてから、この信号がｍ台目の演算処理装置に達
するまでの時間は、１台目の演算処理装置より（ｍ−１
）ｔだけよけいに要することになる。
即ちデータバス５の占有権を獲得する時間は、ＢＳＡＶ
の伝播順にみて、バス制御装置４から遠い演算処理装置
ほど長くかかることになる。次に、占有権を獲得する手
順が簡単で、連続転送のできる本発明の方式の動作を、
第２図と第４図により説明する。
の伝播順にみて、バス制御装置４から遠い演算処理装置
ほど長くかかることになる。次に、占有権を獲得する手
順が簡単で、連続転送のできる本発明の方式の動作を、
第２図と第４図により説明する。
第４図は、第２図に示される本発明を実施したデータ処
理システムの動作を示したタイミングチヤートであり、
特に第３図の場合と同様に、演算処理装置２がデータバ
ス５の占有権を獲得し、記憶装置３と連続してｎ回のデ
ータ転送をする場合の動作を示すものである。
理システムの動作を示したタイミングチヤートであり、
特に第３図の場合と同様に、演算処理装置２がデータバ
ス５の占有権を獲得し、記憶装置３と連続してｎ回のデ
ータ転送をする場合の動作を示すものである。
第４図において、Ａ，ｂはそれぞれ第２図のＢＳＲＱ６
ｂ，ＢＳＡＶ７ｂを表わし、ｅはＤ１及至Ｄｎにより、
ｎ回のデータ転送が行なわれる期間を表わす。
ｂ，ＢＳＡＶ７ｂを表わし、ｅはＤ１及至Ｄｎにより、
ｎ回のデータ転送が行なわれる期間を表わす。
今第２図の演算処理装置２が、ＢＳＲＱ６ｂを０Ｎして
バス制御装置４にデータバス５の使用要求をすると、バ
ス制御装置４は他に要求がないことと、現在データバス
５が使用されていないこと、Ｖｌ］ち演算処理装置１が
ＢＳＲＱ６ａを０Ｎしていなくて、ＢＳＡＶ７ａが．Ｏ
Ｎでないことを確認して、ＢＳＡＶ７ｂを０Ｎする。Ｂ
ＳＡＶ７ｂが０Ｎされたことにより、演算処理装置２は
データバス５の占有権を獲得したことになる。データバ
ス５の占有権を獲得した演算処理装置２は、データＤ１
のデータ転送を行なう。
バス制御装置４にデータバス５の使用要求をすると、バ
ス制御装置４は他に要求がないことと、現在データバス
５が使用されていないこと、Ｖｌ］ち演算処理装置１が
ＢＳＲＱ６ａを０Ｎしていなくて、ＢＳＡＶ７ａが．Ｏ
Ｎでないことを確認して、ＢＳＡＶ７ｂを０Ｎする。Ｂ
ＳＡＶ７ｂが０Ｎされたことにより、演算処理装置２は
データバス５の占有権を獲得したことになる。データバ
ス５の占有権を獲得した演算処理装置２は、データＤ１
のデータ転送を行なう。
そして連続してデータ転送を行なうためにデータＤ１の
データ転送が終了しても、ＢＳＲＱ６ｂ！！：：０ＦＦ
しないで、更に０Ｎし続け、データバス５の占有権を獲
得する。バス制御装置４は１つのデータ転送が終了した
時点で、転送を行なつた演算処理装置２からのＢＳＲＱ
６ｂを監視し、０ＦＦの場合は、その時点でＢＳＡＶ７
ｂを０ＦＦにし、データバス５の使用をやめさせ、ＯＮ
の場合はひき続きＢＳＡＶ７ｂを０Ｎの状態にしておき
、演算処理装置２にデータバス５の占有権を与える。こ
のことにより演算処理装置２はデータＤ１に続けてＤ２
の転送が可能となり、同様にしてデータＤｎまで連続し
てデータ転送を行なう。演算処理装置２は、データ転送
が終了すると、ＢＳＲＱ６ｂを０ＦＦにし、データバス
５を開放することをバス制御装置４に知らせる。バス制
御装置４は、データ転送の終了とＢＳＲＱ６ｂが０ＦＦ
であることを確認し、ＢＳＡＶ７ｂを０ＦＦにし、デー
タバス５を開放する。以上のようにして、演算処理装置
２は、データバス５の占有権を獲得し、連続したデータ
転送を行なう。
データ転送が終了しても、ＢＳＲＱ６ｂ！！：：０ＦＦ
しないで、更に０Ｎし続け、データバス５の占有権を獲
得する。バス制御装置４は１つのデータ転送が終了した
時点で、転送を行なつた演算処理装置２からのＢＳＲＱ
６ｂを監視し、０ＦＦの場合は、その時点でＢＳＡＶ７
ｂを０ＦＦにし、データバス５の使用をやめさせ、ＯＮ
の場合はひき続きＢＳＡＶ７ｂを０Ｎの状態にしておき
、演算処理装置２にデータバス５の占有権を与える。こ
のことにより演算処理装置２はデータＤ１に続けてＤ２
の転送が可能となり、同様にしてデータＤｎまで連続し
てデータ転送を行なう。演算処理装置２は、データ転送
が終了すると、ＢＳＲＱ６ｂを０ＦＦにし、データバス
５を開放することをバス制御装置４に知らせる。バス制
御装置４は、データ転送の終了とＢＳＲＱ６ｂが０ＦＦ
であることを確認し、ＢＳＡＶ７ｂを０ＦＦにし、デー
タバス５を開放する。以上のようにして、演算処理装置
２は、データバス５の占有権を獲得し、連続したデータ
転送を行なう。
ここで、バスの使用を要求してから占有権を獲得するま
での時間を従来方式と比較してみる。
での時間を従来方式と比較してみる。
本発明の力式ではバスの占有権を獲得する時間は、各々
の演算処理装置で等しく、従来方式に於て、１台目の演
算処理装置が占有権を獲得するのに要する時間と同じで
ある。従つてｍ台の演算処理装置が同一バスに接続され
たデータ処理システムに於ては、ｍ台目の演算処理装置
では、本発明の方式の方が（ｍ−１）ｔだけ速くデータ
バスの占有権を獲得できることがわかる。また本発明の
方式ではＢＳＲＱとＢＳＡＶが、演算処理装置ごとに独
立して存在し、演算処理装置がＢＳＲＱを０Ｎしている
ことで、続けてバスの占有権を獲得している。
の演算処理装置で等しく、従来方式に於て、１台目の演
算処理装置が占有権を獲得するのに要する時間と同じで
ある。従つてｍ台の演算処理装置が同一バスに接続され
たデータ処理システムに於ては、ｍ台目の演算処理装置
では、本発明の方式の方が（ｍ−１）ｔだけ速くデータ
バスの占有権を獲得できることがわかる。また本発明の
方式ではＢＳＲＱとＢＳＡＶが、演算処理装置ごとに独
立して存在し、演算処理装置がＢＳＲＱを０Ｎしている
ことで、続けてバスの占有権を獲得している。
このように１つの演算処理装置からみて、バスの占有権
を獲得するための制御信号線として、従来方式はＢＳＲ
Ｑ，ＢＳＡＶ，ＢＢＳＹの３本が必要であつたのに対し
て、本発明の方式は、ＢＳＲＱとＢＳＡＶの２本だけで
あるため、バスの占有権を獲得する手頓が簡単である。
第５図は、第２図で示したバス制御装置４の内部のプロ
ツク図である。
を獲得するための制御信号線として、従来方式はＢＳＲ
Ｑ，ＢＳＡＶ，ＢＢＳＹの３本が必要であつたのに対し
て、本発明の方式は、ＢＳＲＱとＢＳＡＶの２本だけで
あるため、バスの占有権を獲得する手頓が簡単である。
第５図は、第２図で示したバス制御装置４の内部のプロ
ツク図である。
第５図に於て、４，５，６ａ，６ｂ，７ａ，７ｂは第２
図で同じ番号で示されるものと同じである。８は、転送
制御回路で１回のデータ転送ごとに転送の終了を検出し
、転送終了信号１４を発生（”０Ｎ″）する回路である
。
図で同じ番号で示されるものと同じである。８は、転送
制御回路で１回のデータ転送ごとに転送の終了を検出し
、転送終了信号１４を発生（”０Ｎ″）する回路である
。
９，１０はフリツプフロツプ回路であり、演算処理装置
から発生されたバス使用要求信号（ＢＳＲＱ）６ａ，６
ｂがそれぞれフリツプフロツプ回路９，１０のセツト端
子に入力される。
から発生されたバス使用要求信号（ＢＳＲＱ）６ａ，６
ｂがそれぞれフリツプフロツプ回路９，１０のセツト端
子に入力される。
りセツト端子には、それぞれゲート１１，１２の出力１
５，１６が入力される。ゲート１１，１２の出力１５，
１６はＢＳＲＱ６が゛ＯＦＦ゛で、かつ、転送終了信号
１４が゛０Ｎ″の状態の時゛ＯＮ”になり、フリツプフ
ロツプ９，１０の出力１７，１８を゛ＯＦＦ゛とする。
１３は許可信号制御回路であり、バス使用要求信号１７
，１８に応じたバス使用許可信号（ＢＳＡＶ）７ａ，７
ｂを出力する回路である。
５，１６が入力される。ゲート１１，１２の出力１５，
１６はＢＳＲＱ６が゛ＯＦＦ゛で、かつ、転送終了信号
１４が゛０Ｎ″の状態の時゛ＯＮ”になり、フリツプフ
ロツプ９，１０の出力１７，１８を゛ＯＦＦ゛とする。
１３は許可信号制御回路であり、バス使用要求信号１７
，１８に応じたバス使用許可信号（ＢＳＡＶ）７ａ，７
ｂを出力する回路である。
第６図は、第５図の回路の動作を説明するためのタイミ
ングチヤートである。第６図の６ａ，６ｂ，７ａ，７ｂ
，１４，１７，１８は、第５図の対応する番号の信号を
それぞそ表わす。１９は、データバス５を介して実際に
データ転送が行なわれる期間を表わす。
ングチヤートである。第６図の６ａ，６ｂ，７ａ，７ｂ
，１４，１７，１８は、第５図の対応する番号の信号を
それぞそ表わす。１９は、データバス５を介して実際に
データ転送が行なわれる期間を表わす。
第５図，第６図および第２図を用いて動作を説明する．
ただし、本発明はデータバスの占有権の獲得方式である
ため、実際のデータ転送の手頓に関する説明は省略する
。そして特に、演算処理装置１がデータ転送を行なつて
いる時に、演算処理装置２が２回のデータ転送をしよう
とする場合について説明する。演算処理装置１が、１回
のデータ転送を行なうためにＢＳＲＱ６ａを゛０Ｎ”す
ると、フリツプフロツプ９がセツトされ、その出力１７
ばＯＮ゛になる。
ただし、本発明はデータバスの占有権の獲得方式である
ため、実際のデータ転送の手頓に関する説明は省略する
。そして特に、演算処理装置１がデータ転送を行なつて
いる時に、演算処理装置２が２回のデータ転送をしよう
とする場合について説明する。演算処理装置１が、１回
のデータ転送を行なうためにＢＳＲＱ６ａを゛０Ｎ”す
ると、フリツプフロツプ９がセツトされ、その出力１７
ばＯＮ゛になる。
許可信号制御回路１３はデータバス５が使用されていな
いこと、即ちＢＳＡ７ｂが狛ＦＦＯであることを確認し
てＢＳＡ７ａを゛０Ｎ゛にし、演算処理装置１にデータ
バス５の占有権を与える。演算処理装置１は１回のデー
タ転送をするので、データ転送を行ないながらＢＳＲＱ
６ａを゛０ＦＦ”にし２回以上続けて転送しないことを
バス制御装置４に知らせる。また、演算処理装置２は、
演算処理装置１がデータ転送している時に、ＢＳＲＱ６
ｂを“ＯＮ゛にし、バス制御装置４にバスの使用要求を
する。これによりフリツプフロツプ１０がセツトされ、
その出力１８ば０Ｎ”になる。この時、許可信号制御回
路１３は、演算処理装置１に対するＢＳＡＶ７ａを６０
Ｎ″にしているため、演算処理装置２に対するＢＳＡＶ
７ｂを゛０Ｎ”にすることは、演算処理装置１がデータ
転送を終了するまでできない。演算処理装置１が転送を
終了すると、転送制御回路８は、転送終了信号１４を゛
０Ｎ゛にする。この信号により、フリツプフロツプ９が
りセツトされ、その出力１７ば０ＦＦ”になる。許可信
号制御回路１３は、フリツプフロツプ９の出力１７が１
０ＦＦ”であること、即ち、演算処理装置１が続けてデ
ータを転送を行なわないことを確認してＢＳＡＶ７ａを
”０ＦＦ゛にし、データバス５を開放する。次に、許可
信号発生回路１３は、待たせてあつた演算処理装置２に
対し、ＢＳＡ７ｂを゛０Ｎ゛にしてデータバス５の占有
権を与える。
いこと、即ちＢＳＡ７ｂが狛ＦＦＯであることを確認し
てＢＳＡ７ａを゛０Ｎ゛にし、演算処理装置１にデータ
バス５の占有権を与える。演算処理装置１は１回のデー
タ転送をするので、データ転送を行ないながらＢＳＲＱ
６ａを゛０ＦＦ”にし２回以上続けて転送しないことを
バス制御装置４に知らせる。また、演算処理装置２は、
演算処理装置１がデータ転送している時に、ＢＳＲＱ６
ｂを“ＯＮ゛にし、バス制御装置４にバスの使用要求を
する。これによりフリツプフロツプ１０がセツトされ、
その出力１８ば０Ｎ”になる。この時、許可信号制御回
路１３は、演算処理装置１に対するＢＳＡＶ７ａを６０
Ｎ″にしているため、演算処理装置２に対するＢＳＡＶ
７ｂを゛０Ｎ”にすることは、演算処理装置１がデータ
転送を終了するまでできない。演算処理装置１が転送を
終了すると、転送制御回路８は、転送終了信号１４を゛
０Ｎ゛にする。この信号により、フリツプフロツプ９が
りセツトされ、その出力１７ば０ＦＦ”になる。許可信
号制御回路１３は、フリツプフロツプ９の出力１７が１
０ＦＦ”であること、即ち、演算処理装置１が続けてデ
ータを転送を行なわないことを確認してＢＳＡＶ７ａを
”０ＦＦ゛にし、データバス５を開放する。次に、許可
信号発生回路１３は、待たせてあつた演算処理装置２に
対し、ＢＳＡ７ｂを゛０Ｎ゛にしてデータバス５の占有
権を与える。
演算処理装置２は、まず１回目のデータ転送をＢＳＲＱ
６ｂは″０Ｎ″のまま、即ち、続けてデータ転送をする
ことを示して行なう。１回目のデータ転送が終了すると
、転送制御回路８は転送終了信号１４を゛０Ｎ”にする
。
６ｂは″０Ｎ″のまま、即ち、続けてデータ転送をする
ことを示して行なう。１回目のデータ転送が終了すると
、転送制御回路８は転送終了信号１４を゛０Ｎ”にする
。
この時ＢＳＲＱ６ｂが”０Ｎ”であるため、フリツプフ
ロツブ１０はりセツトされずその出力は“０Ｎ゛のまま
となる。許可信号制御回路１３は、フリツプフロツプ１
０の出力１８が６０Ｎ゛であるため、ＢＳＡＶ７ｂを゛
ＯＮ゛のままとし、演算処理装置２に対してデータバス
５の占有権を与え続ける。このことにより、演算処理装
置２は２回以上のデータ転送を続けて行なえる。演算処
理装置２は、２回のデータ転送しか行なわないので、２
回目のデータ転送が終了する前にＢＳＲＱ６ｂを−ＯＦ
Ｆ−にし、そのことでバス制御装置４に知らせる。２回
目のデータ転送が終了すると、転送制御回路８は、転送
終了信号１４を″０Ｎ”にする。
ロツブ１０はりセツトされずその出力は“０Ｎ゛のまま
となる。許可信号制御回路１３は、フリツプフロツプ１
０の出力１８が６０Ｎ゛であるため、ＢＳＡＶ７ｂを゛
ＯＮ゛のままとし、演算処理装置２に対してデータバス
５の占有権を与え続ける。このことにより、演算処理装
置２は２回以上のデータ転送を続けて行なえる。演算処
理装置２は、２回のデータ転送しか行なわないので、２
回目のデータ転送が終了する前にＢＳＲＱ６ｂを−ＯＦ
Ｆ−にし、そのことでバス制御装置４に知らせる。２回
目のデータ転送が終了すると、転送制御回路８は、転送
終了信号１４を″０Ｎ”にする。
この時、ＢＳＲＱ６ｂ／：）勉ＯＦＦ゛であるため、ゲ
ート１２の出力１６ば０Ｎ゛になり、フリツプフロツプ
１０の出力１８は６０ＦＦ″になる。許可信号発生回路
１３はフリツブフロツプ１０の出力１８が８０ＦＦ″で
あること、即ち、演算処理装置２が続けてデータ転送を
行なわないことを確認して、ＢＳＡＶ７ｂを゛０ＦＦ”
にし、データバス５を開放する。以上のように、本発明
の転送方式を採用することにより、バスを占有する手順
が簡単で、連続したデータ転送を行なうデータ処理シス
テムを実現することができる。
ート１２の出力１６ば０Ｎ゛になり、フリツプフロツプ
１０の出力１８は６０ＦＦ″になる。許可信号発生回路
１３はフリツブフロツプ１０の出力１８が８０ＦＦ″で
あること、即ち、演算処理装置２が続けてデータ転送を
行なわないことを確認して、ＢＳＡＶ７ｂを゛０ＦＦ”
にし、データバス５を開放する。以上のように、本発明
の転送方式を採用することにより、バスを占有する手順
が簡単で、連続したデータ転送を行なうデータ処理シス
テムを実現することができる。
第１図は、本発明を実施しないデータ処理システムの構
成を示すプロツク図、第２図は本発明を実施したデータ
処理システムの一構成例を示すプロツク図、第３図，第
４図はそれぞれ第１図，第２図の動作を説明するための
タイミングチヤート、第５図は本発明の一実施例による
バス制御装置の内部のプロツク図、第６図は第５図の動
作を説明するためのタイミングチヤートである。 図中、１，２は演算処理装置、３は記憶装置、４はバス
制御装置、５はデータバス、６ａ，６ｂはバス使用要求
信号線、７ａ，７ｂはバス許可信号線である。
成を示すプロツク図、第２図は本発明を実施したデータ
処理システムの一構成例を示すプロツク図、第３図，第
４図はそれぞれ第１図，第２図の動作を説明するための
タイミングチヤート、第５図は本発明の一実施例による
バス制御装置の内部のプロツク図、第６図は第５図の動
作を説明するためのタイミングチヤートである。 図中、１，２は演算処理装置、３は記憶装置、４はバス
制御装置、５はデータバス、６ａ，６ｂはバス使用要求
信号線、７ａ，７ｂはバス許可信号線である。
Claims (1)
- １ 転送を起動する装置と、その相手となる装置と、こ
れらの装置を結合するデータバスと、該データバスを制
御するバス制御装置を備え、該データバスに、データ線
、バス使用要求信号線とバス使用許可信号線とを含む情
報処理システムに於て、転送起動装置が前記バス使用要
求信号を出力し、その結果として前記バス制御装置から
前記バス使用許可信号が出力された場合、データの転送
終了毎に、前記バス使用要求信号の有無を検出し、検出
した場合は前記バス使用許可信号を停止し、検出されな
かつた場合は前記バス使用許可信号を継続して出力する
ことによつて、該転送起動装置が前記バス使用要求信号
の送出を中止しない限り、前記バス制御装置が前記バス
使用許可信号を変更しないことにより、該バス使用許可
信号が出力されている間、該転送起動装置が前記データ
バスを占有できることを特徴とするデータバス制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2907379A JPS5913765B2 (ja) | 1979-03-13 | 1979-03-13 | デ−タバス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2907379A JPS5913765B2 (ja) | 1979-03-13 | 1979-03-13 | デ−タバス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55121521A JPS55121521A (en) | 1980-09-18 |
| JPS5913765B2 true JPS5913765B2 (ja) | 1984-03-31 |
Family
ID=12266169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2907379A Expired JPS5913765B2 (ja) | 1979-03-13 | 1979-03-13 | デ−タバス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913765B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0543268Y2 (ja) * | 1985-11-25 | 1993-10-29 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4083359A (en) * | 1976-07-15 | 1978-04-11 | Smith Frederick A | Solar heater units |
| JPS5755439A (en) * | 1980-09-20 | 1982-04-02 | Fujitsu Ltd | Common bus control system |
| US4630265A (en) * | 1984-09-26 | 1986-12-16 | General Electric Company | Method and apparatus for selecting for use between data buses in a redundant bus communication system |
| JPH01119847A (ja) * | 1987-11-04 | 1989-05-11 | Matsushita Electric Ind Co Ltd | データ転送方法 |
-
1979
- 1979-03-13 JP JP2907379A patent/JPS5913765B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0543268Y2 (ja) * | 1985-11-25 | 1993-10-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55121521A (en) | 1980-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0476990A2 (en) | Dynamic bus arbitration | |
| US4792926A (en) | High speed memory system for use with a control bus bearing contiguous segmentially intermixed data read and data write request signals | |
| JPS6128154A (ja) | 割込みインタフエ−ス回路 | |
| US4158883A (en) | Refresh control system | |
| JPS5913765B2 (ja) | デ−タバス制御方式 | |
| JPH04369066A (ja) | データの時分割転送装置 | |
| JP2002032326A (ja) | 拡張スロットホットプラグ制御装置 | |
| JPS59114624A (ja) | バス競合回避システム | |
| JPS6049350B2 (ja) | デ−タバス制御方式 | |
| JPH07120329B2 (ja) | バス制御装置 | |
| JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
| JP2000298638A5 (ja) | ||
| JP2635639B2 (ja) | データ処理装置 | |
| JP2002024160A (ja) | Ｄｍａ転送装置 | |
| JPH06250969A (ja) | マルチプロセッサシステムにおけるバス制御方法 | |
| JPH023851A (ja) | ダイレクトメモリアクセス装置 | |
| JPH01211152A (ja) | バス転送制御方式 | |
| JPH07117938B2 (ja) | 計算機間の処理の同期方式 | |
| JPH03211654A (ja) | データ転送制御方式 | |
| JPS60112162A (ja) | デユアルポ−トメモリ制御方式 | |
| JPS58115517A (ja) | デ−タ転送システム | |
| JPS6015764A (ja) | 共通バス制御方式 | |
| JPH01119847A (ja) | データ転送方法 | |
| JPH06208542A (ja) | バス争奪方式 | |
| JPS61107455A (ja) | ポ−リング制御方式 |