JPS5913415A

JPS5913415A - ランダム２値符号列発生装置

Info

Publication number: JPS5913415A
Application number: JP57122749A
Authority: JP
Inventors: Katsusada Orito; 織戸　克貞; Yasushi Tanabe; 田辺　泰; Masanori Mori; 森　政徳
Original assignee: Ando Electric Co Ltd; Research Development Corp of Japan; Shingijutsu Kaihatsu Jigyodan
Current assignee: Ando Electric Co Ltd; Japan Science and Technology Agency; Shingijutsu Kaihatsu Jigyodan
Priority date: 1982-07-14
Filing date: 1982-07-14
Publication date: 1984-01-24
Also published as: JPH0155613B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、任意の確率で論理「１」または「０」を発
生ずるランダム２値符号列発生装置についてのものであ
る。。

ディジクル回路の試験方法として、試験回路に論理ｒｌ
Ｊおよび「０」のランダム２値符号列を加え、その出力
端に現れる２値符号の一方、例えば論理「１」のクロッ
ク数をカウ／トシ、正常回路の３１数値と比較する方法
がある。

また、論理「１」またはｒＯＪのでる確率の小さいラン
ダム２値符号列をリセット信号やロード信号として使用
する場合がある。

このような場合に使用する従来装置の一例を第１図に示
す。第１図は４ビツト３出力の例である。

図の１は例えばＭ系列発生器などの２進乱数発生器、２
Ａ〜２Ｃはレジスタ、３Ａ〜３Ｃはディジタル比較器、
６Ａ〜６Ｃは出力端子である。

２進乱数発生器１の出力端１１ａ−１４ｄには、おのお
の独立に確率１／２の２値乱数がクロックに同期し゛て
出てくる。したがって、出力端１１ａ〜＋４ｄの出力２
値符号を各クロツタごとに２進デイジタル値としてみる
と、「０」からｒｌＪまでの値を４桁のディジタル値と
して、すべて等しい確率で発生していることになる。

レジスタ２Ａ〜２Ｃには、発生したい確率に対応する４
桁の２進デイジタル値がその出力にでるように、あらか
じめ設定しておく。なお、レジスタ２Ａ〜２Ｃの代りに
スイッチを使用してもよい。

ディジタル比較器３Ａ〜３Ｃでは、各クロックごとに２
進乱数発生器１の出力とレジスタ２Ａ〜２Ｃの出力を比
較し、レジスタ２Ａ〜２ｃの出力が２進乱数発生器１の
出力より大きいときは、出力端子６Ａ〜６Ｃに符号「１
」を出し、その他の場合は「０」を出す。

このようにすると、出力端子６Ａ〜６ｃに出てくる符号
列は、精度が２　で「１」になる確率の２値うンダム符
号列になる。

第１図は４ビツト構成の例なので、２進乱数発生器１に
は１１〜１４の４個の２進乱数発生器があり、レジスタ
２Ａ〜２Ｃ，ディジタル比較器３Ａ〜３Ｃにもそれぞれ
２１〜２４のレジスタ、３１〜３４のディジクル比較器
がある。これを８ピツ）構成にすれば、それぞれの構成
が８個ずつ必要になる。そして、２進乱数発生器１１〜
１４の各出力Ｊｌａ〜＋４ｄをそれぞれディジタル比較
器３Ａ〜３Ｃの入力に接続する。接続方法は、２進乱数
発生器１１〜１４の第１の出力１１ａ〜１４ａをディジ
タル比較器３Ａに接続し、以下、１１ｂ〜１４ｂを３Ｂ
に、ｌｌｃ　〜１４ｃを３ｃにそれぞれ接続する。

また、第１図は３出力の例なので、３個のレジスタ２Ａ
〜２Ｃと３個のディジクル比較器３Ａ〜３Ｃがあり、３
個の出力端子６．　Ａ〜６ｃからそれぞれ出力を取り出
す６２進乱数発生器１はそれぞれ１１〜１４かｌｌａ〜
ｌｉｄのように多くの出力をもっているので、１個でよ
い。

試験するディジタル回路が多数あるときは、多数の出力
か同時に出れば便利である。

しかし、第１図のような従来装置で出力数を多くするた
めには、必要とする出力数と同じ数のレジスタとディジ
タル比較器が必要になる。例えば、８ビツト８出力の発
生装置が必要なききは、８個の２進乱数発生器、８Ｘ８
＝６４個のレジスタ、８Ｘ８＝６４個のディジタル比較
器が必要になり、構成が複雑になるという問題がある。

この発明は、多出力が必要な場合でも少ない構成数で多
（の出力を取り出すことができる発生装置を提供するも
のである。以下、図面によりこの発明の詳細な説明する
。

まず、この発明による実施例の構成図を第２図に示す。

第２図は８ピント８出力の場合の実施例で、１０と２０
はそれぞれ発生装置、４Ａ〜４　Ｎは掛算器、６Ａ〜６
Ｈは出力端子である。

発生袋Ｍ１０には、１組の２進乱数発生器、８組のレジ
スタ２Ａ〜２Ｈおよび８組のディジタル比較器３八〜３
Ｈがあり、第１図と同じように各構成間をそれぞれ接続
する。

発生装置１０は４ビツト構成にする。したがって、２進
乱数発生器１には第１図と同じように、１１〜１４の４
個の２進乱数発生器があり、レジスタ２Ａ〜２■］、デ
ィジタル比較器３Ａ〜３　Ｈにもそれぞれ２１〜２４の
レジスタ、３１〜３４のディジタル比較器がある。すな
わち、発生装置１０は４ビツト８出力であり、４個の２
進乱数発生器、４Ｘ８＝３２個のレジスタ、４Ｘ８＝３
２個のディジタル比較器で構成される。

発生装置２０には、それぞれ１組の２進乱数発生器１１
１、レジスタ２　Ｌおよびディジタル比較器３Ｌがある
。

発生装置２０も４ビツト構成にする。したがって、２進
乱数発生器ＩＬには第１図の１１〜１４に相当する４個
の２進乱数発生器があり、レジスタ２Ｎ、、ディジタル
比較器３Ｌにもそれぞれ２１〜２４に相当する４個のレ
ジスタ、３１〜３４に相当する４個のディジタル比較器
がある。すなわち、発生装置２０は４ピツ）１出力であ
り、それぞれ４個ずつの２進乱数発生器、レジスタおよ
びディジタル比較器で構成される。

なお、発生装置２０内に２進乱数発生器］　Ｌを設ける
代りに、発生装置１０内の２進乱数発生器１１〜１４の
あき端子を利用してもよい。

掛算器４Ａ〜４１−１は発生器Ｗ１０の８出力と発生装
置２０の出力をそれぞれ掛算する。第２図は掛算器４Ａ
〜４Ｈとしてアンド回路を使用した例を示している。

第２図の８ビツト８出力の場合には、４個の２進乱数発
生器、３６個の１／ジスタ、３６個のディジタル比較器
および８個の掛算器があればよく、第１図の場合に比べ
て、構成数が約半分ですむ。

第２図の実施例を一般的な表現に直すと、次のようにな
る。

（１）ｍ≧２の整数、ｎ≧１の整数で、２″″の精度（
２）ａ≧１の整数、ｂ≧１の整数およびａ＋ｂ：＝ｍの
関係にあるとき、（３）ａ個の２進乱数発生器、ｎｘ２Ｌ個のレジスタお
よびｎＸａ個のディジタル比較器からなるｎ出力の発生
装置１０と、（４）ｂ個の２進乱数発生器、ｂ個のレジスタおよびｂ
個のディジタル比較器からなる１出力の発生装置２０と
、（５）　　発生装置１０のｎ出力と発生装置２０の出力
をそれぞれ掛算するｎ個の掛算器。

例えば、１２ビツト１０出力の場合は、ｍ　＝１２、ｎ
＝１０であり、＆＝６とすればｂ＝ｅ、ａ＝４とすれば
ｂ＝８となる。

ａ＝６のときは、発生装置１０には６個の２進乱数発生
器、６０個のレジスタおよび６０個のディジクル比較器
があればよく、発生装置２０にはそれぞれ６個の２進乱
数発生器、レジスタおよびディジタル比較器があればよ
い。

１２ビツト１０出力の場合を第１図の従来装置で実現す
るためには、１２個の乱数発生器、１２０個のレジスタ
および１２０個のディジタル比較器が必要になる。した
がって、第２図の構成によれば、大幅に構成数を減らず
こ・とができる。

第２図の８ビツト構成で出力端子６Ａ〜６Ｈに現れる「
１」の発生確率は次のようになる。

発生装置１０の出力は４ビツトなので１／２”＝１７１
６になり、発生装置２０の出力も４ビツトなのでＩ／２
”　＝　１／］（３になる。発生装置１０の出力と発生
装置２０の出力は掛算器４Ａ〜４　ＩＩで掛算されるの
で、（１７１６）Ｘ　（＋／１６＞＝　１／２５６にな
り、「１」の発生確率は１１２８になる。

発生装置２０のレジスタ２　Ｌの設定値を変えれるば、第２図の発生確率を変え鱒ことができる。発生装置
２０の出力を（＋／１Ｂ）〜（＋５／　１６）まで変化
させ゛れば、出力端子６Ａ〜Ｅ３１１には発生確率＝（
１／１６）Ｘ　［（＋／Ｉｆｔ）〜（＋５／１６）］＝
（１／２５（ｉ）〜（＋５／２５（ｉ）か得られる。こ
れは、［ｌ］の発生確率が０に近い方を細かく設定でき
ることを示す。

なお、発生装置２０には１組のレジスタ２　Ｌがあるだ
けなので、レジスタ２Ｌの設定値変更で８個の出力を同
時に変更することかできる。

第２図の発生装置１０七発生装置２０の各出力に反転器
を接続し、４Ａ〜４　Ｈをナンド回路にずれば、出力端
子６Ａ〜ｆ３　Ｈに現れる「１」の発生確率は次のよう
になる。

発生装置１ｆＩＯの出力は（１５／＋１３）になり、レ
ジスタ２Ｌを可変ずれば発生装置２０の出力は（＋／１
６）〜（＋５／Ｉ（ｉ）になる。したがって、出力端子
６八〜６１−１には（２１０／２５０）〜（２５５／２
５０）が得られる。これは、「１」の発生確率が１に近
い方を細かく設定できることを示す。

次に、この発明による他の実施例の構成図を第３図に示
す。第３図は第２図に発生装置３０と加算器５Ａ〜５　
Ｈを追加したものである。

発生装置３０は発生装置１０と構成は同じであるが、レ
ジスタ２Ａ〜２　Ｈに設定する発生確率が異なるように
したもので、掛算器４Ａ〜４　Ｈの出力と発生装置３０
の各出力を加算器５Ａ〜５　Ｈて加算する。第３図は加
算器５　Ａ、〜５Ｈとしてアント回路を使用した例を示
している。

第３図の実施例を一般的な表現に直すと、次のようにな
る。

（１）　　ｍｓ　ｎｖ　ＦＬｚ　ｂｓ発生装置１０、発
生装置２０および掛算器の条件は第１図の場合と同じと
し、（３）ｎ個の掛算器の出力とｎ個の発生装置３０の出力
をそれぞれ加算するｎ個の加算器。

例えば、第２図の発生確率を（１／２５６）〜（１５／
２５Ｇ）と“し、第３図の発生装置３０で得られる発生
確率を（＋００／２５Ｂ）とすれば、第３図の出力端子
６Ａ〜６１−１には（１００／２５Ｕ〜＜１１５７２５
１３）の発生確率が得られる。すなわち、第３図の構成
によれば、０または１から離れたところで第２図の発生
確率の精度をもつ２値符号列が得られる。

いいかえると、第２図の発生確率を例えば、０．００１
６３または０．９９９８３７とすれば、第３図では０．
４５５１６３へか０．６２３８３７などの発生確率が得
られるようになる。

以上のように、この発明によれば、少ない構成数で発生
確率の精度が高い多出力のランダム２値符号列が得られ
、さらに少数のレジスタの設定値を変えることにより多
出力の発生確率を変えることかできる。

【図面の簡単な説明】

第１図は従来装置の一例、第２図はこの発明による実施例の構成図、第３図はこの
発明による他の実施例の構成図。１・・・・・・２進乱数発生器、ＩＬ・・・・・・２進
乱数発生器、２Ａ〜２Ｈ・・・・・・レジスタ、２Ｌ・
・・・・・レジスタ、３　Ａ　−３Ｈ・・・・・・ディ
ジタル比較器、３Ｎ、・・・・・・ディジタル比較器、
４Ａ〜４１−１・・・・・・掛算器、５Ａ〜５１１・・
・・・加算器、６Ａ〜６Ｈ・・・・出力端子、１１〜１
４・・・・・・２進乱数発生器、２１〜２４・・・・・
・レジスタ、３１〜３４・・・・ディジタル比較器、１
１ａ〜１４ｄ・・・・・２進乱数発生器１１〜１４の出
力端。代理人　　弁理士　　小、俣欽司

Claims

【特許請求の範囲】１、　　ｍ≧２の整数、ｎ≧１の整数で、２−１７１精
度をもつｎ出力のランダム２値符号列を発生する場合に
おいて、ａ≧１の整数、ｂ≧１の整数およびＢ＋ｂ＝ｍの関係に
あるとき、ａ個の２進乱数発生器、ｎｘａ個のレジスタおよびｎｘ
ａのディジタル比較器からなるｎ出力の発生装置０〔と
、ｂ個の２進乱数発生器、ｂ個のレジスタおよびｂ個のデ
ィジタル比較器からなる１出力の発生装置（至）と、発生装置００）のｎ出力と発生装置（至）の出力をそれ
ぞれ掛算するｎ個の掛算器とを備えることを特徴とする
ランダム２値符号列発生装置。 λ　１個の２進乱数発生器％　ｎｘａ個のレジスタおよ
びｎＸａ個のディジタル比較器からなるｎ出力の発生装
置能と、ｂ個の２進乱数発生器、ｂ個のレジスタおよびｂ個のデ
ィジタル比較器からなる１出力の発生装置（至）と、発生装置ＯＣのｎ出力と発生装置■の出力をそれぞれ掛
算するｎ個の掛算器とを備え、発生装置（イ）のｂ個のレジスタの設定値を変えること
によりｎ個の掛算器の出力をそれぞれ変えることを特徴
とするランダム２値符号列発生装置。３、　　ａ個の２進乱数発生器、ｎＸａ個のレジスタお
よびｎＸａ個のディジタル比較器からなるｎ出力の発生
装置（Ｉｆ）と、ｂ個の２進乱数発生器、ｂ個のレジスタおよびｂ個のデ
ィジタル比較器からなるｌ出力の発生装置［相］と、発生装置（１０１のｎ出力と発生装置ｆ２ｆｆｌの出力
をそれぞれ掛算するｎ個の掛算器と、ａ個の２進乱数発生器、ｎｘａ個のレジスタおよびｎＸ
ａ個のデ・ジタル比較器からなるｎ出ノジ発生装置（３
０）と、ｎ個の掛算器の出力とｎ個の発生装置（３０）の出刀を
それぞれ加算するｎ個の加算器とを備えることを特徴と
するランダム２値符号列発生装置。