SU1691834A1 - Устройство дл умножени по модулю К - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при проектировании устройств, выполн ющих модульные операции. Цель изобретени  - упрощение устройства и расширение функциональных возможностей за счет умножени  чисел по произвольному модулю. Устройство содержит блок формировани  частичных произведений 1, группу элементов ИЛИ 2, преобразователь 3 двоичного кода в код по модулю К, входы 4 и выходы 5. Группа элементов ИЛИ 2 позвол ет уменьшить разр дность кода за счет объединени  выходов одного веса элементов И блока 1, на которых невозможно одновременное по вление единичных сигналов, что обеспечивает упрощение преобразовател  3 и, соответственно, устройства в целом. 2 ил.

Description

сл

с

Изобретение относитс  к вычислительной технике и может быть использовано при проектировании устройств, выполн ющих модульные операции.

Цель изобретени  - упрощение устройства и расширение функциональных возможностей за счет умножени  чисел по произвольному модулю.

На фиг.1 показана схема устройства умножени  по модулю К - 5; на фиг.2 - схема устройства умножени  по модулю К - 11.

Устройство умножени  по модулю К содержит блок 1 формировани  частичных произведений, группу элементов ИЛИ 2, преобразователь 3 двоичного кода в код по модулю К, входы 4 и выходы 5. Блок 1 формировани  частичных произведений соединен входами с входными шинами 4 устройства, а выходами - с входами группы 2 элементов ИЛИ и преобразовател  3 двоичного кода в код по модулю К, соединенного также входами с выходами элементов ИЛИ группы 2, а выходами - с выходами 5 устройства. Блок 1 формировани  частичных произведений содержит t2 элементов И, где t - разр дность входных кодов. Каждый из элементов соединен первым входом с одной из входных шин первого сомножител , а вторым входом - с одной из входных шин второго сомножител  таким образом, что на входах элементов И образуютс  все неповтор ющиес  комбинации пар входных шин сомножителей.

Преобразователь 3 двоичного кода в код по модулю К может иметь любую из известных схемных реализаций, в том числе может быть выполнен в виде блока 6 весо- вого суммировани , входы которого  вл ютс  входами преобразовател , а выходы соединены с входами узла 7 суммировани 

сх

Ч)

00 GO

по модулю К. Блок 6 весового суммировани  выполнен на сумматорах двоичных чисел, соединенных параллельно-последовательно , причем выходы каждого из сумматоров, кроме последнего, с весом ш соединены с входами последующих сумматоров с весами о) такими, что их сумма равна (ш) mod k На выходах блока 6 суммировани  формируетс  I 1од2(К+1) + 1-разр дный код. Узел 7 суммировани  по модулю К выполнен в виде порогового блока 9, соединенного выходами с первой группой входов выходного сумматора 8, втора  группа входов которого соединена с входами порогового блока 9 и входами узла суммировани , причем с входами выходного сумматора 8 соедин ютс  входы узла 7, соответствующие (1-1) младшим разр дам входного кода, а с входами порогового блока все I входов узла. Когда код на входах узла 7 суммировани  по модулю К менее 2 К, пороговый блок 9 выполн ют и виде порогового элемента с весами входов « 2м (i 1,... I) и порогом К на последовательно соединенных элементах И и ИЛИ. Выход блока соединен с входами разр дов выходного сумматора 8 с номерами, равными номерам единичных, разр дов в двоичном представлении числа С 2 - К, что при К 5 составл ет С 23 -5 3. В соответствии с этим выход порогового блока соединен с входами первого и второго разр дов сумматора 8. Если входной код узла 7 суммировани  по модулю К равен или превышает 2К, пороговый блок выполн ют в виде многопорогового элемента 10, соединенного выходами с входами блока 11 формировани  вычетов. Многопороговый блок элемент 10

имеет входы с весами 2 (I 0, 11-1) и

порогами выходов А К, 2К,..., а К (где

а. ; гп - максимальное значение кода

на входах многопорогового элемента 10). Блок 11 формировани  вычетов в общем случае содержит («--1) элементов запрета, выходы которых соединены с входами I элементов ИЛИ. j-й элемент запрета соединен пр мым входом с выходом многопорогового элемента с порогом JK, а инверсным входом - с его выходом с порогом Q + 1) К. элемент ИЛИ соединен выходом - с входом /о-го разр да выходного сумматора 8, а входами - с выходами элементов запрета с номерами J, дл  которых в двоичном представлении числа Bj 2 jK в р-м разр де

имеетс  единица (i - 01; Bj 0), а также

с выходом многопорогового элемента с порогом а К, если в разр де числа В 2 - а К имеетс  единица. Дл  К - 11 В - 5, Е$2 - 10.

Каждый элемент ИЛИ группы 2 соединен входами с выходами блока 1, имеющими одинаковые веса, на которых невозможно одновременное по вление единичных сигналов .

Устройство работает следующим образом .

Коды сомножителей X и Y поступают на входы блока 1 формировани  частичных

0 произведений, на выходах которого формируетс  t -разр дный двоичный код, где t log2 (К + 1), имеющий веса разр дов, равные произведени м весов разр дов входного кода.

5Сигналы с части выходов блока 2. на

которых возможно одновременное по вление единичных сигналов поступают на входы блока 6 весового суммировани  преобразовател  3 двоичного кода в код по

0 модулю К, а остальные- на входы элементов ИЛИ группы 2, а с их выходов - также на входы блока 6. При .BTOIV элементы ИЛИ 2 сокращают разр дность кода на входах преобразовател  3. Преобразователь 3 форми5 рует код остатка входного кода по модулю К. Сначала блок 6 весового суммировани  формирует на своих выходах путем последовательной свертки iog2(K+ 1)+ 1-разр дный двоичный код, остаток по модулю К

0 которого равен остатку по модулю К произведени  входных кодов. Сигналы (-1) младших разр дов кода с выходов блока 6 поступают на первую группу входов узла 7 суммировани  по модулю К, кроме того - на

5 входы порогового блока, на выходах которого формируютс  сигналы кода вычета, поступающие на вторую группу входов выходного сумматора 8, причем код на выходах блока 9 формируетс  таким образом,

0 что, суммиру сь с кодом поступающим на другую группу входов сумматора 8, он фор- мирует.на его выходах суммы код остатка по модулю К входного кода блока 7, т е. код остатка по модулю К произведени  входных

5 кодов X и Y.

Claims (1)

1. Формула изобретени  Устройство дл  умножени  по модулю К, содержащее блок формировани  частичных произведений, состо щий из t2 элементов

   0 И, где t log2 (К + 1), и преобразователь, двоичного кода в код по модулю К, выходы которого соединены с выходами разр дов результата устройства, входы разр дов первого и второго сомножителей устройства со5 единены с первыми и вторыми входами соответствующих элементов И блока формировани  частичных произведений, выходы которых соединены с входами соответствующих весов преобразовател  двоичного кода в код по модулю К, о т л и чающеес  тем, что, с целью упрощени  устройства и расширени  функциональных возможностей за счет умножени  чисел по произвольному модулю, в него введена

   ходами одного веса соответствующих элементов И блока формировани  частичных произведений, а выходы элементов ИЛИ группы - с входами соответствующих весов

   группа элементов ИЛИ, причем входы каж- 5 преобразовател  двоичного кода в код по дого элемента ИЛИ группы соединены с вы- модулю К.

   4

   У,

   Ч

   &

   ходами одного веса соответствующих элементов И блока формировани  частичных произведений, а выходы элементов ИЛИ группы - с входами соответствующих весов

   Фиг1