RU1795453C - Комбинационный двоичный сумматор - Google Patents
Комбинационный двоичный сумматорInfo
- Publication number
- RU1795453C RU1795453C SU904802752A SU4802752A RU1795453C RU 1795453 C RU1795453 C RU 1795453C SU 904802752 A SU904802752 A SU 904802752A SU 4802752 A SU4802752 A SU 4802752A RU 1795453 C RU1795453 C RU 1795453C
- Authority
- RU
- Russia
- Prior art keywords
- generation
- group
- transit
- transfer
- intra
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в устройствах цифровой обработки сигналов. Сумматор содержит m групп (,...,n) по восемь разр дов в каждой группе. Клж- да группа содержит восемь одноразр дных комбинационных двоичных сумматоров 1.1-1.8, восемь блоков формировани разр дных сигналов генерации и транзита переноса 2.1-2.8, блок формировани внутригрупповых переносов 3, а также блок формировани межгруппового переноса 4. Блок 3 содержит одиннадцать блоков формировани внутригрупповых сигналов генерации и транзита переноса 6.1-6.11 и семь блоков формировани ускоренного переноса 5.1-5.7. Блок 4 содержит блок формировани внутригрупповых сигналов генерации и
Description
транзита .переноса 6.12 и блок формировани ускоренного переноса 5.8.
Изобретение позвол ет осуществить быстрое суммирование многоразр дных
двоичных чисел путем организации параллельных переносов дл каждого разр да группы сумматора и организации ускоренного межгруппового переноса. 1 ил.
Изобретение относитс к вычислительной технике и может быть использовано при построении быстродействующих многоразр дных параллельных сумматоров в устройствах цифровой обработки сигналов.
Известно устройство дл формировани сквозного переноса в параллельном сумматоре.
Недостатками устройства в.л ютс большой расход оборудовани при использовании его в многоразр дном сумматоре; нерегул рность структуры, неоднородность св зей между разр дами, затрудн ющие реализацию устройства на однотипных узлах , в том числе на БИС; отсутствие организации группового переноса, что приводит к возрастанию задержки в цепи сквозного переноса с увеличением номера разр да.
Известен также комбинационный двоичный сумматор, содержащий m групп, в каждую из которых вход т четыре одноразр дных комбинационный сумматора, четыре блока формировани разр дных сигналов генерации.и транзита переноса, блок формировани внутригрупповых переноса , содержащий цепочку последовательно включенных элементов ИЛИ-НЕ и блок формировани межгрупповых переносов,, содержащий шунтирующую цепь дл передачи сигнала входного переноса группы в старший разр д и решающую схему о возникновении единицы переноса в данном разр де. Недостатком данного сумматора вл етс различное и возрастающее с.номером разр да врем образовани результирующего сигнала суммы в каждом разр де группы из четырех разр дов.
Ближайшим к предлагаемому по своей технической сущности вл етс комбинационный двоичный сумматор, содержащий m групп, причём кажда группа сумматора содержит п блоков формировани сигналов возникновени и запрета переносов, блок формировани внутригрупповых переносов , п блоков формировани суммы, а также блок формировани межгрупповых переносов . Недостатками данного устройства вл ютс нерегул рность структуры блока формировани межгрупповых переносов и ориентированность устройства на применение ИС определенного типа, например, выполненных по И2Л-технологии, а именно применение логических элементов, имеющих несколько логически равнозначных выходов , что обеспечивает возможность широкого разветвлени выходного сигнала .без промежуточных каскадов логики дл его
усилени , применение элементов, допускающих объединение по выходу дл реализации псевдоэлементов монтажное ИЛИ, что уменьшаетчисло каскадов логики в цепи формировани сигнала межгруппового переноса . Отсутствие указанных элементов снижает быстродействие устройства и ограничивает его область применени . Например , при критических требовани х к .потребл емой мощности предпочтение
имеет применение ИС, выполненных по КМОП-технологии. Особое внимание при этом необходимо уделить схемотехническому решению узлов, к которым предъ вл ют повышенные требовани по быстродействию , с учетом особенностей КМОП ИС (зави- симость задержки переключени логического элемента от коэффициента нагрузки , мала нагрузочна способность и больша задержка переключени многовходовых элементов), В полной мере это относитс к суммирующим устройствам, так как, например, в устройствах цифровой фильтрации дл сжати сигналов операции сложени составл ют около 60%.
Цель изобретени - повышение быстродействи комбинационного двоичного сумматора за счет изменени взаимосв зей устройства.
Это достигаетс тем, что в комбинационном двоичном сумматоре, содержащем m групп (, ..,, п), причем кажда группа содержит восемь одноразр дных комбинационных двоичных сумматоров, восемь блоков формировани разр дных сигналов
генераций и транзита переноса, блок формировани внутригрупповых переносов, а также блок формировани межгруппового переноса, причем входы блоков формировани разр дных сигналов генерации и транзита переноса соединены с входными сигналами слагаемых соответствующих одноразр дных сумматоров, выходы блоков формировани разр дных сигналов генера- ции и транзита переноса соединены с соответствующими входами соответствующих разр дов блока формировани внутригрупповых переносов, входной перенос группы соединен с входом переноса первого одноразр дного сумматора, с входом переноса блока формировани внутригрупповых переносов и с входом переноса блока формировани межгруппового переноса, входы переносов одноразр дных сумматоров, начина со второго, соединены с выходами ускоренных переносов соответствующих разр дов блока формировани внутригрупповых переносов, выходы одноразр дных сумматоров соединены с соответствующими выходными шинами суммы сумматора, блок формировани внутригрупповых переносов содержит одиннадцать блоков формировани внутригрупповых сигналов генерации и транзита переноса и семь блоков формировани ускоренного переноса, блок формировани межгруппового переноса содержит один блок формировани внутригрупповых . сигналов генерации и транзита переноса и один блок формировани ускоренного переноса, в то врем как каждый блок формировани ускоренного переноса содержит один элемент 2Й и один элемент 2 ИЛИ, причем первый вход элемента 2И соединен с входным сигналом транзита блока формировани ускоренного переноса, второй вход элемента 2И соединен с входным сигналом переноса блока формировани ускоренного переноса, первый вход элемента 2ИЛИ соединен с входным сигналом генерации блока
формировани ускоренного переноса, выход элемента 2И соединен с вторым входом элемента 2ЙЛИ, выход которого вл етс выходным сигналом ускоренного переноса блока формировани ускоренного переноса, а каждый блок формировани внутригрупповых сигналов генерации и транзита переноса содержит два элемента 2И и один элемент 2.ИЛИ, причем первый вход первого элемента 2Й соединен с входным сигналом транзита первой группы входов блока формировани внутригрупповых сигналов генерации и транзита переноса, второй вход первого элемента 2 И соединен с первым входом второго элемента 2И и соединен с входным сигналом транзита второй группы входов блока формировани внутригрупповых сигналов генерации и транзита, выход первого элемента 2И вл етс выход- ным сигналом транзита блока формировани внутригрупповых сигналов генерации и транзита переноса, второй вход второго элемента 2И соединен с входным сигналом генерации первой группы входов блока формировани внутригрупповых сигналов генерации и транзита переноса, первый вход элемента 2ИЛИ соединен с вводным сигналом генерации второй группы входов блока формировани внутригрупповых сигналов
генерации и транзита переноса, выход второго элемента 2И соединен с вторым входом элемента 2ИЛИ, выход которого вл етс выходным сигналом генерации 5 блока формировани внутригрупповых сигналов генерации и транзита, причем входы генерации и.транзита первого блока формировани ускоренного переноса соединены с соответствующими входами первой группы
0 первого блока формировани внутригрупповых сигналов генерации и транзита и вл ютс входами генерации и транзита первого разр да блока формировани внутригрупповых переносов, выход первого бло5 ка формировани ускоренного переноса вл етс выходом сигнала ускоренного переноса первого разр да блока формировани внутригрупповых переносов, входы генерации и транзита второй группы перво0 го, второго, третьего и четвертого блоков формировани внутригрупповых сигналов генерации и транзита переноса вл ютс входами генерации и транзита соответственно второго, четвертого, шестого и вось5 мого разр дов блока формировани внутригрупповых переносов, входы генерации и транзита первой группы второго блока формировани внутригрупповых сигналов генерации и транзита переноса соединены
0 с соответствующими.входами второй группы п того блока формировани внутригрупповых сигналов генерации и транзита переноса и вл ютс входами генерации и транзита третьего разр да блока формиро5 вани внутригрупповых переносов, входы генерации и транзита первой группы третьего блока формировани внутригрупповых сигналов генерации и транзита переноса соединены с соответствующими входами вто0 рой группы дев того блока формировани внутригрупповых сигналов генерации и транзита переноса и вл ютс входами генерации и транзита п того разр да блока формировани внутригрупповых перено5 сов, входы генерации транзита первой груп- пы четвертого блока формировани внутригрупповых сигналов генерации и. транзита соединены с соответствующими входами второй группы седьмого блока фор0 мировани внутригрупповых сигналов генерации и транзита и вл ютс входами генерации и транзита седьмого разр да блока формировани внутригрупповых переносов , выходы первого блока формирова5 ни внутригрупповых сигналов генерации и транзита переноса соединены с соответствующими входами первой группы п того и шестого блоков формировани внутригрупповых сигналов генерации и транзита и входами генерации и транзита второго блока
формировани ускоренного переноса, выход которого вл етс выходным сигналом ускоренного переноса второго разр да блока формировани внутригрупповых переносов, выходы второго блока формировани внутри- групповых сигналов генерации и транзита переноса соединены соответственно с входами генерации и транзита второй группы шестого блока формировани внутригрупповых сигналов генерации и транзита переноса , выходы, третьего блока формировани внутригрупповых сигналов генерации и транзита переноса соединены с соответствующими входами генерации и транзита первой группы седьмого и восьмого блоков формировани внутригрупповых сигналов генерации и транзита переноса и с входами генерации и транзита второй группы дес того блока формировани внутригрупповых сигналов генерации и транзита переноса, выходы четвертого блока формировани внутригрупповых сигналов генерации и транзита соединены соответственно с входами генерации и транзита второй группы восьмого блока формировани внутригрупповых сигналов генерации и транзита переноса , выходы п того блока формировани внутригрупповых сигналов генерации и транзита соединены соответственно с входами генерации и транзита третьего блока формировани ускоренного переноса, выход которого вл етс выходным сигналом ускоренного переноса третьего разр да блока формировани внутригрупповых переносов , выходы шестого блока формировани внутригрупповых сигналов генерации и транзита переноса соединены с соответствующими входами генерации и транзита четвертого блока формировани ускоренного переноса, с входами генерации и транзита первой группы дев того, дес того и одиннадцатого блоков формировани внутригрупповых сигналов генерации и транзита переноса и вл ютс выходными сигналами генерации и транзита первой группы блока формировани внутригрупповых переносов, выход четвертого блока формировани ускоренного переноса вл етс выходным сигналом ускоренного переноса четвертого разр да блока формировани внутригрупповых переносов выходы седьмого блока формировани внутригрупповых Сигналов генерации и транзита переноса соединены с соответствующими входами второй группы одиннадцатого блока формировани внутригрупповых сигналов генераций и транзита переноса, выходы восьмого блока формировани внутригрупповых сигналов генерации и транзита переноса вл ютс выходными сигналами генерации и
транзита второй группы блока формировани внутригрупповых переносов, выходы дев того блока формировани внутригрупповых сигналов генерации и транзита переноса соединены с соответствующими входами п того блока формировани уско- ренного переноса, выход которого вл етс выходным сигналом ускоренного переноса п того разр да блока формировани внутригрупповых переносов, выходы дес того блока формировани внутригрупповых сигналов генерации и транзита переноса соединены с соответствующими входами шестого блока формировани ускоренного
переноса, выход которого вл етс выходным сигналом ускоренного переноса шестого разр да блока формировани внутригрупповых переносов, выходы одиннадцатого блока формировани внутригрупновых сигналов генерации и транзита переноса соединены с соответствующими входами седьмого блока формировани ускоренного переноса, выход которого вл етс выходным сигналом ускоренного
переноса седьмого разр да блока формировани внутригрупповых переносов, входы переносов всех блоков формировани ускоренного переноса, вход щих в блок формировани внутригрупповых переносов,
соединены с входом переноса блока формировани внутригрупповых переносов, входы генерации и транзита первой группы двенадцатого блока формировани внутри- групповых сигналов генерации и транзита
вл ютс входами генерации и транзита первой группы блока формировани межгруппового переноса, которые соответственно соединены с выходными сигналами генерации и транзита первой группы блока
формировани внутригрупповых переносов , входы генерации и транзита второй группы двенадцатого блока формировани внутригрупповых сигналов генерации и транзита вл ютс входами генерации и
транзита второй группы блока формировани межгруппового переноса, которые соответственно соединены с выходными сигналами генерации и транзита второй группы блока формировани внутригрупповых переносов, вход переноса восьмого блока формировани ускоренного переноса вл етс входом переноса блока формировани межгруппового переноса, выходы двенадцатого блока формировани внутригрупповых сигналов генерации и транзита соединены с соответствующими входами восьмого блока формировани ускоренного переноса, выход которого вл етс выходом межгруппового переноса группы,
На чертеже представлена функциональна схема предлагаемого устройства.
Сумматор содержит m(,...,n) групп по восемь разр дов в каждой. Кажда группа содержит восемь одноразр дных комбинационных двоичных сумматоров 1.1-1.8, восемь блоков формировани разр дных сигналов генерации и транзита переноса 1.2-2.8, блок формировани внутригруппо- вых переносов 3, а также блок формирова- ни межгруппового переноса 4.
Входы блоков 2.1-2.8 соединены с входными шинами слагаемых ai,bi,...,ag, be соответствующих одноразр дных сумматоров 1.1-1.8, выходы блоков 2.1-2.8 соединены с входами генерации и транзита соответствующих разр дов блока 3, входной перенос группы Со соединен с входом переноса сумматора 1.1, с входом переноса блока 3 и с входом переноса блока 4. Входы переносов сумматоров 1.2-1.8 соединены с выходами ускоренных переносов соответствующих разр дов блока 3. Выходы сумматоров 1.1- 1.8 соединены с соответствующими выходными шинами суммы группы Sr-Ss.
Блок 3 содержит одиннадцать блоков формировани внутригрупповых сигналов генерации и транзита 6.1-6.11 и семь блоков формировани ускоренного переноса 5.1-5.7. Блок 4 содержит один блок форми- ровани внутригрупповых сигналов генерации и транзита 6.12 и один блок формировани ускоренного переноса 5.8.
Каждый блок 5 содержит один элемент 2И 7 и один элемент 2ИЛИ 8, причем первый вход элемента 7 соединен с входным сигналом транзита 13 блока 5, второй вход элемента 7 соединен с входным сигналом переноса 12 блока 5, первый вход элемента 8 соединен с входным сигналом генерации 14 блока 5, выход элемента 7 соединен с вторым входом элемента 8, выход которого вл етс выходным сигналом ускоренного переноса 15 блока 5.
Каждый блок 6 содержит два элемента 2И 9, 10.и один элемент 2ИЛИ 11, причем первый вход элемента 9 соединен с входным сигналом транзита 16 первой группы входов блока 6, второй вход элемента 9 соединен с первым входом элемента 10 и сое- динен с входным сигналом транзита второй группы входов 18 блока 6, выход элемента 9 вл етс выходным сигналом транзита 20 блока 6, второй вход элемента 10 соединен с входным сигналом генерации первой труп- пы входов 17 блока 6, первый вход элемента 11 соединен с входным сигналом генерации второй группы 19 блока 6, выход элемента 10 соединен с вторым входом элемента 11,
выход которого вл етс выходным сигналом генерации 21 блока 6.
Входы генерации и транзита блока 5.1 соединены, с соответствующими входами первой группы блока 6.1 и вл ютс входами генерации и транзита первого разр да блока 3, выход блока 5.1 вл етс выходом сигнала ускоренного переноса первого разр да блока 3, входы генерации и транзита второй группы блоков 6.1, 6.2, 6.3, 6.4 вл ютс соответствующими входами генерации и транзита соответственно второго, четвертого, шестого и восьмого разр дов блока 3, входы генерации и транзита первой группы блока 6.2 соединены с соответствующими входами второй группы блока 6.5 и вл ютс входами генерации и транзита третьего разр да блока 3. входы генерации и транзита первой группы блока 6.3 соединены с Соответствующими входами второй группы блока 6.9 и вл ютс входами генерации и транзита п того разр да блока 3, входы генерации и транзита первой группы блока 6,4 соединены с соответствующими входами второй группы блока 6.7 и вл ютс входами генерации и транзита седьмого разр да блока 3, выходы блока 6.1 соединены с соответствующими входами первой группы блоков 6.5 и 6.6 и входами генерации и транзита блока 5.2, выход которого вл етс выходным сигналом ускоренного переноса второго разр да блока 3, выходы блока 6.2 соединены соответственно с входами генерации и транзита второй группы блока 6.6, выходы блока 6.3 соединены с соответствующими входами генерации и транзита первой группы блоков 6.7 и 6.8 и с входами генерации и транзита второй группы блока 6,10, выходы блока 6.4 соединены соответственно с входами генерации и транзита второй группы блока 6.8, выходы блока 6.5 соединены соответственно с входами генерации и транзита блока 5.3, выход которого вл етс выходным сигналом ускоренного переноса третьего разр да блока 3, выходы блока 6.6 соединены с соответствующими входами генерации и транзита блока 5.4 с входами генерации и транзита первой группы блоков 6.9, 6.10, 6.11 и вл ютс выходными сигналами генерации и транзита первой группы блока 3, выход блока 5.4 вл етс выходным сигналом ускоренного переноса четвертого разр да блока 3, выходы блока 6.7 соединены с соответствующими входами .второй группы блока 6.11, выходы блока 6.8 вл ютс выходными сигналами генерации и транзита второй группы блока 3, выходы блока 6.9 соединены с соответствующими входами блока 5.5, выход которого вл етс выходным сигналом ускоренного
переноса п того разр да блока 3, выходы блока 6.10 соединены с соответствующими входами блока 5.6, выход которого вл етс выходным сигналом ускоренного переноса шестого разр да блока 3, выходы блока 6.11 соединены с соответствующими входами блока 5.7, выход которого вл етс выходным сигналом ускоренного переноса седьмого разр да блока 3, входы переносов блоков 5.1-5.7 соединены с входом переноса блока 3. Входы генерации и транзита первой группы блока 6.12 вл ютс входами генерации и транзита первой группы блока 4, которые соответственно соединены с выходи ыми сигналами генерации и транзита первой группы блока 3, входы генерации и транзита второй группы блока 6.12 вл ютс входами генерации и транзита второй группы блока 4, которые соответственно соединены с выходными сигналами генерации и транзита второй группы блока 3, вход переноса блока 5.8 вл етс входом переноса блока 4, выходы блока 6.12 соединены с соответствующими входами блока 5.8 выход которого вл етс выходом межгруппового переноса группы.
Устройство реализовано в полузаказной КМОП БИС арифметического процессора , предназначенной дл использовани в спецвычислителе дл цифровой обработки сигналов. Максимальное врем суммировани 16-разр дного параллельного двоичного сумматора составл ет менее 180 не при задержке базового одноразр дного сумматора 30 не и базового двухвходового логического элемента И, ИЛИ - 15 не.
Кажда отдельна группа сумматора работает следующим образом. По шинам слагаемых на входы блоков 2Л-2.В поступают соответствующие разр ды слагаемых. Каждый блок 2 вырабатывает разр дные сигналы генерации и транзита переноса согласно выражени м
grarbi Pi ai+bj,
(1)
где ,.... 8,
ai, bi - входные операнды разр да;
д, pi - соответственно сигналы генерации и транзита переноса i-ro разр да.
Разр дные сигналы генерации и транзита поступают на соответствующие входы блока 3, где формируютс параллельные (одновременные) переносы дл каждого из одноразр дных сумматоров 1.2-1.8.
Известно, что дл каждого 1-го разр да должно выполн тьс соотношение дл вы- хОдного переноса:
Cj gi+gj.-iPi+gi-2PiPi-i+...+giPi...P2+C0Pi...Pi ,
(2)
где Ci - выходной перенос из 1-го разр да:
Со входной перенос младшего (первого ) разр да.
Дл двух соседних разр дов выражение (2) имеет вид:
C2rr g2n+g2n-1 -P2n+C2n-2P2n P2n-1 (3)
где ,.,,,4,
С2п - выходной перенос из старшего 2п-го разр да:
С2п-2 - входной перенос младшего (2п- 1}-го разр да:
P2n-i, д2п-1 - соответственно сигналы транзита и генерации переноса младшего разр да:
P2n, g2n - соответственно сигналы транзита и генерации переноса старшего разр да .
На основании (3) определитс выражение дл результирующих сигналов генерации и транзита переноса двух разр дов:
30
G g2n- -g2n-1 Р2п Р Р2п+Р2п-1,(4)
C2n G+C2n-2 -P
(5)
Из выражений (4), (5) следует, что при организации цепи ускоренного переноса два соседних разр да эквивалентны по логике одному разр ду с сигналами генерации и транзита, соответствующими (4).
Блок 3 организован четырьм каскадами блоков 5 и 6, что отражено на чертеже. Каждый блок 6 осуществл ет выработку результирующих сигналов генерации и транзита согласно (4), причем сигналы
регенерации и транзита младшего разр да каждой пары разр дов поступают на соответствующие входы первой группы соответствующего блока 6, а сигналы генерации и транзита старшего разр да - на входы второй группы. Выходными сигналами генерации и транзита блоков 6 служат выходные сигналы блоков 2 и выходные сигналы блоков 6 предыдущих каскадов в качестве эквивалентной замены определенного числа
разр дов сумматора.
Каждый блок 5 вырабатывает сигнал ускоренного переноса согласно (5). На входы генерации и транзита блоков 5 поступают результирующие сигналы генерации и транзита всех разр дов, предшествующих разр ду , дл которого формируетс ускоренный перенос в данном блоке 5.
В блоке 4 вырабатываютс результирующие сигналы генерации и транзита всей группы и межгрупповой перенос. Формирование межгруппового переноса происходит следующим образом:
P(6.1)PiP2 G(6.1)g2+giP2
Р(6.2)РзР4
6()д4+дзР4
Р(6.3)Р5Ре G(6.3)g6+gsP6
. Р(6.4)Р7Р8
G(6.4)
Р(6.6)Р(6.1) P(6.2)PlP2P3P4
С()С(б.2)+0(6.1)х хР(6.2)д4+дзР4+(д2+д 1 Р2)РзР4
Р(6.8)Р(6.3)-Р(6.4)Р5РбР7Р8
G(6.8)G(6.4)+G(6.3) x хР(6.4)д8+д7Р8+(дб+дбРб)Р7Р8
Р(6.12)Р(6.6)х
If Р(6.8)Р1Р2РзР4Р5РбР7Р8(6)
G(6.12)G(6.8)+G(6.6)x
хР(6.8)д8+д7Р8+(дб+д5Рб)Р7Р8+
+ д4+дзР4-Кд2+д1Р2)х
хРзР4}Р5РбР7Р8 д8+д7Р8+дбР7Р8+ +95РбР7Р8 +д4Р5РбР7Р8 +дзР4РбРбР8 + +92РзР4Р5РбР7Р8 + д1Р2РзР4Р5РбР7Р8.
. (7)
Подставл выражени (6),.(7) и (5), приход т к выражению (2), что подтверждает работоспособность устройства.
В первой группе сумматора с возрастанием номера разр да задержка в цепи фор- мировани ускоренного переноса возрастает. Дл второй и последующих групп перенос в первый разр д- это выходной перенос предыдущей группы, а перенос во второй - восьмой разр ды и выходной перенос группы сформируютс через врем , равное задержке блока формировани ускоренного переноса 5, т.к. сигналы всех блоков формировани разр дных сигналов
генерации и транзита 2 и всех блоков формировани внутригрупповых сигналов генерации и транзита б дл второй и последующих групп уже выработаны. Таким образом, дл каждого разр да второй и последующей групп предложенного сумматора организован параллельный (одновременный) перенос из предыдущей группы, соответственно одновременно в
0 разр дах в пределах группы, начина со второй , формируютс и результирующие значени сумм.
Предлагаемое устройство в отличие от устройства-прототипа позвол ет формиро5 вать внутригрупповые и межгрупповые переносы на однотипных двухвходовых элементах, уменьшать коэффициенты нагрузки дл блоков формировани разр дных сигналов генерации и транзита,
0 исключить промежуточные уровни логики при выработке ускоренных переносов, сэкономить оборудование, т.к. при выработке внутригрупповых и межгруппового переносов используютс одни и те же элементы.
5 При реализации устройства-прототипа и предлагаемого устройства на элементах одного типа, например выполненных по КМОП-технологии, предлагаемое устройство обеспечивает выигрыш в быстродейст0 вии примерно в полтора раза.
Claims (1)
- Формула изобретениКомбинационный двоичный сумматор,содержащий m групп (, ..., п), причем кажда группа содержит восемь одноразр дных комбинационных двоичных сумматоров , восемь блоков формировани разр дных сигналов генерации и транзитапереноса, блок формировани внутригрупповых переносов, а также блок формировани межгруппового переноса, причем входы блоков формировани разр дных сигналов генерации и транзита переноса-соединеныс входными сигналами слагаемых соответствующих одноразр дных сумматоров, выходы блоков формировани разр дных сигналов генерации и транзита переноса соединены с соответствующими входами еоответствующих разр дов блока формировани внутригрупповых переносов , входной перенос группы соединен с входами переноса первого одноразр дного сумматора, с входом переноса блока формировани внутригрупповых переносов и с входом переноса блока формировани межгруппового переноса, входы переносов одноразр дных сумматоров, начина с второго, соединены с выходами ускоренных переносов соответствующих разр дов блока формировани внутригрупповых переносов , выходы одноразр дных сумматоров соединены с соответствующими выходными шинами суммы сумматора, отличающий- с тем, что, с целью повышени быстродействи , блок формировани внутригрупповых переносов содержит одиннадцать блоков формировани внутригрупповых сигналов генерации и транзита переноса и семь блоков формировани ускоренного переноса , блок формировани межгруппового переноса содержит блок формировани внутригрупповых сигналов генерации и транзита переноса и блок формировани ускоренного переноса, каждый блок формировани ускоренного переноса содержит элемент И и элемент ИЛИ, причем первый вход элемента И соединен с входным сигналом транзита блока формировани ускоренного переноса, второй вход элемента И соединен с входным сигналом переноса блока формировани ускоренного переноса , первый вход элемента ИЛИ соединен с входным сигналом генерации блока формировани ускоренного переноса, выход элемента И соединен с вторым входом элемента ИЛИ, выход которого вл етс выходным сигналом ускоренного переноса блока формировани ускоренного переноса , а каждый блок формировани внутри- групповых сигналов генерации и транзита переноса содержит два элемента И и элемент ИЛИ, причем первый вход первого элемента И соединен с входным сигналом транзита первой группы входов блока формировани внутригруппрвых сигналов генерации и транзита переноса, второй вход первого элемента И соединен с первым вхо- дом второго элемента И и с входным сигналом транзита второй группы входов блока формировани внутригрупповых сигналов генерации и транзита, выход первого элемента И вл етс выходным сигналом транзита блока формировани внутригрупповых сигналов генерации и транзита переноса, второй вход второго элемента И соединен с входным сигналом генерации первой группы входов блока формировани внутригрупповых сигналов генерации и транзита переноса/первый вход элемента ИЛИ соединен с входным сигналом генерации второй группы входов блока формировани внутригрупповых сигналов генерации и транзита переноса, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход которого вл етс выходным сигналом генерации блока формировани внутри- групповых сигналов генерации и транзита, причем входы генерации и транзита первого блока формировани ускоренного переноса соединены с соответствующими входами первой группы первого блока формировани внутригрупповых сигналов генерации и транзита и вл ютс входами генерации .итранзита первого разр да блока формировани внутригрупповых переносов, выход первого блока формировани ускоренного переноса вл етс выходом сигнала ускоренного переноса первого разр да блока0 формировани внутригрупповых переносов , входы генерации и транзита второй группы первого-четвертого блоков формировани внутригрупповых сигналов генерации и транзита переноса вл ютс входами5 генерации и транзита соответственно второго , четвертого, шестого и восьмого разр дов блока формировани внутригрупповых переносов, входы генерации и транзита первой группы второго блока формирова0 ни внутригрупповых сигналов генерации и транзита переноса соединены с соответствующими входами второй группы п того блока формировани внутригрупповых сиг- . налов генерации и транзита переноса и в5 л ютс входами генерации и транзита третьего разр да блока формировани внутригрупповых переносов, входы генерации и транзита первой группы третьего блока формировани внутригрупповых сигналов0 генерации и транзита переноса соединены с соответствующими входами второй группы дев того блока формировани внутри- групповых сигналов генерации и транзита переноса и вл ютс входами генерации и5 транзита п того разр да блока формировани внутригрупповых переносов, входы ге- нерации и транзита первой группы четвертого блока, формировани внутри- групповых сигналов генерации и транзита0 соединены с Соответствующими входами второй группы седьмого блока формировани внутригрупповых сигналов генерации и транзита и вл ютс входами генерации и транзита седьмого разр да блока формиро5 вани внутригрупповых переносов, выходы .первого блока формировани внутригрупповых сигналов генерации и транзита переноса соединены с соответствующими входами первой группы п того и шестого0 блоков формировани внутригрупповых сигналов генерации и транзита и входами генерации и транзита второго блока формировани ускоренного переноса, выход которого . вл етс выходным сигналом5 ускоренного переноса второго разр да блока формировани внутригрупповых переносов , выходы второго блока формировани внутригрупповых сигналов генерации и транзита переноса соединены соответственно с входами генерации и транзита второй группы шестого блока формировани внутригрупповых сигналов генерации и транзита переноса, выходы третьего блока формировани внутригрупповых сигналов генерации и транзита переноса соединены с соответствующими входами генерации и транзита первой группы седьмого и восьмого блоков формировани внутригрупповых сигналов генерации и транзита переноса и с входами генерации и транзита второй группы дес того блока формировани внутригрупповых сигналов генерации и транзита переноса, выходы четвертого блока формировани внутригрупповых сигналов генерации и транзита соединены соответственно с входами генерации и транзита второй группы восьмого блока формировани внутригрупповых сигналов генерации и транзита переноса, выходы п того блока формировани внутригрупповых сигналов генерации и транзита соединены соответственно с входами генерации и транзита третьего блока формировани ускоренного переноса, выход которого вл етс выходным сигналом ускоренного переноса третьего разр да блока формировани внутригрупповых переносов, выходы шестого блока формировани внутригрупповых сигналов генерации и транзита переноса соединены с соответствующими входами генерации и транзита четвертого блока формировани ускоренного переноса, с входами генерации и транзита первой группы дев того, дес того и одиннадцатого блоков формировани внутригрупповых сигналов генерации и транзита переноса и вл ютс выходными сигналами генерации и транзита первой группы блока формировани внутригрупповых переносов , выход четвертого блока формировани ускоренного переноса вл етс выходным сигналом ускоренного переноса четвертого разр да блока формировани внутригрупповых переносов , выхрды седьмого блока формировани внутригрупповых сигналов генерации и транзита переноса соединены с соответствующими входами второй группы одиннадцатого блока формировани внутригрупповых сигналов генерации и транзита переноса, выходы восьмого блока формировани внутригрупповых сигналов генераций и транзита переноса вл ютс выходными сигналами генерации и транзита второй группы блока формировани внутригрупповых переносов, выходы дев того блока формировани внутригрупповых сигналов генерации и транзита переноса соединены с соответствующими входами п того блока формировани ускоренного переноса, выход которого вл етс выход- 5 ным сигналом ускоренного переноса п того разр да блока формировани внутригрупповых переносов, выходы дес того блока формировани внутригрупповых сигналов генерации и транзита переноса соединены0 с соответствующими входами шестого блока формировани ускоренного переноса, выход которого вл етс выходным сигналом ускоренного переноса шестого разр да блока формировани внутригрупповых пе5 реносов, выходы одиннадцатого блока формировани внутригрупповых сигналов генерации и транзита переноса соединены . с соответствующими входами седьмого блока формировани ускоренного переноса,0 выход которого вл етс выходным сигналом ускоренного переноса седьмого разр - да блока формировани внутригрупповых переносов, входы переносов всех блоков формировани ускоренного переноса, вхо5 д щих в блок формировани внутригрупповых переносов, соединены с входом переноса блока формировани внутригрупповых переносов, входы генерации и транзита первой группы двенадцатого блока0 формировани внутригрупповых сигналов генерации и транзита вл ютс входами генерации и транзита первой группы блока формировани межгруппового переноса, которые соответственно соединены с вы5 ходными сигналами генерации и транзита первой группы блока формировани внутри- групповых переносов, входы генерации и транзита второй группы двенадцатого блока формировани внутригрупповых сигна0 лов генерации и транзита вл ютс входами генерации и транзита второй группы блока формировани межгруппового переноса, которые соответственно соединены с выходными сигналами генерации и транзита5 второй группы блока формировани внутри- групповых переносов , вход переноса восьмого блока формировани ускоренного переноса вл етс входом переноса блока формировани межгруппового переноса,0 выходы двенадцатого блока формировани внутригрупповых сигналов генерации и транзита соединены с соответствующими входами восьмого блока формировани ускоренного перекоса, выход которого вл ет5 с выходом межгруппового переноса группы.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904802752A RU1795453C (ru) | 1990-03-19 | 1990-03-19 | Комбинационный двоичный сумматор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904802752A RU1795453C (ru) | 1990-03-19 | 1990-03-19 | Комбинационный двоичный сумматор |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1795453C true RU1795453C (ru) | 1993-02-15 |
Family
ID=21502134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904802752A RU1795453C (ru) | 1990-03-19 | 1990-03-19 | Комбинационный двоичный сумматор |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1795453C (ru) |
-
1990
- 1990-03-19 RU SU904802752A patent/RU1795453C/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР N 625205. кл. G 06 F 7/50, 1977. Авторское свидетельство СССР № 922729, кл. G 06 F 7/50, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940008613B1 (ko) | 캐리선견가산기와 캐리전송방법 | |
US6029187A (en) | Fast regular multiplier architecture | |
US4575812A (en) | X×Y Bit array multiplier/accumulator circuit | |
US6021424A (en) | Booth multiplier with low power, high performance input circuitry | |
Dadda | Some schemes for parallel multipliers | |
US4584661A (en) | Multi-bit arithmetic logic units having fast parallel carry systems | |
Jaiswal et al. | Low power wallace tree multiplier using modified full adder | |
US5508952A (en) | Carry-lookahead/carry-select binary adder | |
US5343417A (en) | Fast multiplier | |
Oklobdzija | High-speed VLSI arithmetic units: Adders and multipliers | |
CA1219955A (en) | Digital multiplying circuit | |
JPH07191832A (ja) | 2進数2乗回路 | |
CA2051404A1 (en) | Digital processor for two's complement computations | |
JPH10307706A (ja) | 半及び全加算器を用いたウォレスツリー乗算器 | |
US6990508B1 (en) | High performance carry chain with reduced macrocell logic and fast carry lookahead | |
RU1795453C (ru) | Комбинационный двоичный сумматор | |
US4839848A (en) | Fast multiplier circuit incorporating parallel arrays of two-bit and three-bit adders | |
JPH06236255A (ja) | 並列桁上げ発生ネットワーク、並列加算器ネットワーク、桁上げ発生モジュール、マルチビット加算器ネットワークおよびモジュラー桁上げ伝ぱんユニット | |
EP1008033B1 (en) | Digital adder circuit | |
US7003545B1 (en) | High performance carry chain with reduced macrocell logic and fast carry lookahead | |
CA2013057C (en) | Plural dummy select chain logic synthesis network | |
JPH056892B2 (ru) | ||
JP3255251B2 (ja) | 配列型桁上げ保存加算器を有する乗算器 | |
JPS6478322A (en) | Multi-input adder | |
JPH04250527A (ja) | 演算回路 |