JPS5913035B2 - 静止文字の縦幅設定回路 - Google Patents

静止文字の縦幅設定回路

Info

Publication number
JPS5913035B2
JPS5913035B2 JP5623176A JP5623176A JPS5913035B2 JP S5913035 B2 JPS5913035 B2 JP S5913035B2 JP 5623176 A JP5623176 A JP 5623176A JP 5623176 A JP5623176 A JP 5623176A JP S5913035 B2 JPS5913035 B2 JP S5913035B2
Authority
JP
Japan
Prior art keywords
signal
circuit
display
output
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5623176A
Other languages
English (en)
Other versions
JPS52138840A (en
Inventor
武保 都築
義数 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP5623176A priority Critical patent/JPS5913035B2/ja
Publication of JPS52138840A publication Critical patent/JPS52138840A/ja
Publication of JPS5913035B2 publication Critical patent/JPS5913035B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】 本発明は、ランダムアクセスメモリ(以下RAMと称す
)を使用するディジタル信号記憶表示回路に於ける静止
文字の縦幅設定回路に関する。
5 従来、テープレコーダ等の信号源から低速で入力さ
れる映像信号を記憶し乍ら記憶内容をテレビジョン受像
機に高速表示するディジタル信号記憶表示回路は、記憶
素子としてシフトレジスタを採用しており、記憶又は読
出しの度に記憶内容を循10環せしめる必要があり、循
環時間を稼ぐため前記シフトレジスタの前に一旦映像信
号を記憶するバッファメモリを一対配さねばならなかつ
た。
よつて記憶動作、読出動作の複雑化による誤動作やコス
トアップを招来した。15よつて本発明は、上述の欠点
に基きアドレスの指定により任意の位置に於ける書込読
出しを即座に為し得るRAMを採用するディジタル信号
記憶表示回路を開示すると共に、該回路中に於いて、記
憶順序を指定するために入力される表示形式指ク0 令
信号に応じたアドレス信号を発生する新規な静止文字離
表示用の縦幅設定回路を提案せんとするものである。
以下本発明を図示せる一実施例に従い詳述する。
本実施例は1フィールド当り16本の水平走査線25で
構成される表示段18段分に、4段分の記憶情報を表示
するに際し、表示せんとする文字の大きさに応じ表示行
の幅を段lを単位として変更せんとするものである(第
1図参照)。又、入力される信号の配置は第2図Aに図
示せる如く、映像信30号の到来を予知せしそるコント
ロール信号C、表示の形式を指定する表示形式指令信号
に、映像信号VI、音声信号の到来を予知する無信号区
間NE、音声信号AUの順で配される信号の連続で構成
される。尚前記コントロール信号Cは、音声35信号A
U映像信号VI若しくは表示形式指令信号にの執れとも
区別し得る特殊な周波数の組み合わせより成る信号であ
り、前記表示形式指令信号には、前にデータ読取の基準
となる読取同期信号に相当するサブパイロツト信号SP
を配した8個の表示信号より成り(第2図C)、前記映
像信号Iは前にサブパイロツト信号SPを配した16個
のデイジタル信号を−グループとして更にその前にメイ
ンパイロツト信号MPを配してなるデイジタル信号群B
の集合であり、音声信号AUは通常の音声帯域の信号で
ある。
又前記表示信号U及び前記デイジタル映像信号Dの内容
は、゛1゛又はTIOlWのデイジタル信号であり、水
示信号Uの゛r゛は表示域、゛01は無表示域を顕わし
、デイジタル映像信号Dの゛1゛は白色の文字部、゛0
゛は黒色の地を顕わすこととし、入力信号がオーデイオ
用のデープレコーダより再生されることを勘案して、゛
゜1゛゜を6KHZの正弦波3波長分(0.5msec
)、″0“を4KHZの正弦波2波長分(0.5mse
c)、で表示すると共にサブパイロツト信号は2KHZ
の正弦波1波長分(0.5WLSec)、メインパイロ
ツト信号は2KHZの正弦波2波長分(1msec)で
各々FS変調することにしている(第2図E)。第3図
に図示せる如く上述の信号がテーブレコーダTPより入
力されると、コントロール検出回路CNがコントロール
信号Cを検出し、該出力が第1フリツプフロツプFFl
をセツトし、第1単安定マルチMOlをトリガすると共
に全記憶素子の記憶内容をクリアする。
セツトされた第1フリツプフロツプ出力は、信号切換回
路CHを映像信号側に切り換えFS変調された表示形式
指令信号K及び映像信号VIがFS復調回路DMに入力
されてデイジタル信号(第4図a)に変換される。変換
された前記ディジタル信号は、正の部分、負の部分をそ
れぞれ波形整形する第1、第2波形整形回路CPl,C
P2に入力され、表示信号及びデイジタル映像信号(第
4図b)と、メイン・サブ両パイロツト信号(第4図C
)にそれぞれ分離されて整形される。前記第1波形整形
回路CPlの出力は、準安定期間を表示形式指令信号入
力期間より大に選定した前記第1単安定マルチMOlの
出力にて動作する切換ゲートGTにより、デイジタル映
像信号Dをメモリ回路側に、表示信号Uをアドレス指定
回路側にそれぞれ入力される。又メイン・サブ両パイロ
ツト信号を導出する前記第2波形整形回路CP2の出力
は、遅延パルス発生回路DLにて前記第2波形整形回路
出力の立上り部を遅延したサンプリングパルスSに変換
され前記アドレス指定回路CD及び第1、第2りトリガ
ラブルモノマルチRMl,RM2に入力される。前記第
1りトリガラブルモノマルチは約1.5msec以内の
間隔でサンプリングパルスSが入力される限りトリガさ
れ続けて準安定状態を保持するため、メインパイロツト
信号相当区間にのみ前記アドレス指定回路CDにメイン
パイロツトパルスを入力する。又前記第2りトリガラブ
ルモノマルチ回路RM2は、準安定期間を約5msec
程度にして、前記サンプリングパルスSの終了を検知し
て前記第1フリツプフロツブFFlをりセツトし、前記
信号切換回路CHを音声系回路側に切換る。前記切換ゲ
ート出力、前記第1単安定モノマルチ出力、及び前記サ
ンプリングパルスにより前記表示形式指令信号Kを入力
したアドレス指定回路CDは、前記映像信号Iに係るサ
ンプリングパルスSと第1りトリガラブルモノマルチ出
力により主メモリ回路MMに対する書込アドレス信号W
Cを発生し、テレビジヨン受信機TVより入力される水
平同期信号Hと垂直同期信号及びアドレス信号指定回路
内の発振器出力により、前記主メモリ回路MMに対する
読出アドレス信号RCを発生し、その他、書込パルス信
号WRと表示期間検出信号DPを発生する。前記書込ア
ドレス信号WC及び前記読出アドレス信号RCを入力と
するアドレス選択回路CSは、別途水平同期信号Hに関
連して入力される前記書込パルス信号WRにより、書込
アドレス若しくは読出アドレスの執れかを選択し、前記
書込パルス信号WRと共に前記主メモリ回路MMに入力
される。
よつて前記主メモリ回路MMは、前記書込アドレス信号
WCが入力されると前記デイジタル映像信号Dを所定位
置に一個宛書込み、前記読出アドレス信号RCが入力さ
れると記憶した前記デイジタル映像信号Dを順次読出し
、表示ゲートDGを経て映像信号変換回路VMに入力し
て映像信号に変換後、更に高域変換回路RFにて高域変
換して前記テレビジヨン受像機Tのアンテナ端子に入力
される。
従つて、前記テレビジヨン受像機は、ブラウン管面に所
定の幅で横方向に文字を一字毎に完成しながら一連の文
章を表示し表示完了後、スピーカより音声信号を導出す
る。
以下アドレス指定回路CD、アドレス選択回路CS、主
メモリ回路MM及びアドレス指定回路内の要部回路に付
き説明する。
まずアドレス指定回路CDは、第3図に図示せる如く、
第1単安定マルチ出力eが・・イ状態のとき開状態にあ
る第1アンドゲートA1を経て入力されるサンプリング
パルスSにより、第1シフトレジスタSRl及び第2シ
フトレジスタSR2に8個の表示信号Uを入力する。
書込アドレス信号WCを導出するための前記第1シフト
レジスタSRlは、先頭のビツトQ1を゛0゛として以
下8ビツトに亘り表示信号が入力されている状態で2番
目のビツトQ2が1゜r1、即ち表示開始段を検出する
迄シフトパルス制御回路STにより開状態とされている
第2アンドゲートA2を経て前記第1シフトレジスタS
Rlにシフトパルスが入力され、2番目のビツトQ2が
t′131となつたことを前記シフトパルス制御回路S
Tにて検知し前記第2アンドゲートA2を閉じ、シフト
を終了する。
第2番目のビツトQ2を11r1にして静止状態にある
第1シフトレジスタSTの第2番目以後4ビツトの出力
を行幅検出回路LWに入力し2番目以後の出力“1゛の
連続状態即ち表示行の幅を検出して該出力に応じて、入
力されるメインパイロツトパルスmを分周する可変分周
回路Dの出力を、表示時に於ける横軸方向の表示位置に
対応する書込位置を指定する横軸書込計数回路WXに入
力して計数している。
又表示段中の水平走査線を指定する走査書込計数回路W
Hは、サンプリングパルスSを入力としてその書込指定
位置を循環的に変更している。又主メモリ回路MMに於
ける書込エリアを指定するエリア書込計数回路WEは記
録済エリアを計数すべく、シフトレジスタの一番目のビ
ツトを通過する゛1”の数を計数する書込済エリア計数
回路PEの出力と、書込中のエリアのうちの指定のエリ
アを指定する前記可変分周回路D中の分周計数回路の出
力を加算している。従つて前記横軸書込計数回路WX、
前記走査書込計数回路WH及び前記エリア書込計数回路
WEにより書込アドレス信号が作成される。即ちサンプ
リングパルスSを計数する前記走査書込計数回路WHは
、表示時の水平走査線に関する書込位置を指定すべく、
1ブロツク16個分のデイジタル信号Dの指定位置を循
環的に変更しており、又書込済のエリアの計数値に、書
込中の行の幅方向に関する所定の書込段に対応するエリ
アの計数値を加算するエリア書込計数回路WEは、表示
画面上に於ける表示段に対応する書込エリアを指定すべ
く書込済段と行の表示幅に応じて段階的にかつ循環的変
更しており、更にメインパイロツトパルスの分周出力を
計数する横軸書込計数回路WXは、表示行の横軸方向に
溢つて順次指定すべく、表示行を幅方向に書込終了する
度に順次計数値を増してゆく。一方第2シフトレジスタ
SR2を擁し読出アドレス信号を発生する回路は、第5
図下方に図示せる如く、読出アドレスを指定するための
二個の計数回路、即ちテレビジヨン受像機の水平同期信
号H及び表示用パルス発振器出力に関連し、水平走査線
に溢つて一水平走査線分のアドレスを順次循環的に指定
する横軸読出指定回路RX、及び前記テレビジヨン受像
機の水平垂直両同期信号V,Hと前記第2シフトレジス
タ内の表示形式指令信号Kに関連し、水平走査線の縦軸
方向の走査位置に対し読出アドレス信号RCの一部を指
定する縦軸読出計数回路RYを擁し、前記横軸書込計数
回路WXと前記横軸読出計数回路RXの各出力を対応さ
せ、前記走査書込計数回路WH及び前記エリア書込計数
回路WEと、前記縦軸読出計数回路RYの各出力を対応
させている。
したがつて5MHZで発振する表示用発振器0Sのパル
スは、水平同期信号Hを起点としてX番目から256個
分のパルスを第1ゲート制御回路BXlにより第4アン
ドゲートA4を経て横軸・読出計数回路RXに供給され
るため、該計数回路RXは、各水平走査線毎に計数値2
56を計数し、読出アドレスRCの」部を指定する。更
に第2ゲート制御回路BX2は垂直同期信号を起点とし
て水平同期信号HをY個目より128個分だけ第5アン
ドゲートA5より導出せしめており、該第5アンドゲー
トA5出力を分周回路DNにて1/16分周し、更に該
分周出力を計数する走査段計数回路LGにて前記第2シ
フトレジスタSR2の出力を順次切換選択する表示信号
選択回路CCを操作する。該選択回路出力は前記テレビ
ジヨン受像機Tが表示すべき段を走査するときのみ第6
アンドゲートA6を開状態として水平同期信号Hを、通
過せしめる。通過した該水平同期信号Hは前記縦軸読出
計数回路RYに入力され、読出アドレンRCの一部を指
定する。更に、サンプリングパルスSと水平同期信号H
を入力とする書込・読出指定回路WPは、サンプリング
パルスSを検出後直ちに水平同期信号Hに関連して走査
時の表示期間外に書込パルスを発生し、書込動作の終了
を検出する前記エリア書込計数回路WEの第3ビツトの
反転出力は、書込パルスを入力する第7アンドゲートA
7を、書込時にのみ開状態とせしめ、書込パルス信号W
Rを導出する。
又更に、前記表示信号選択回路CCの出力と、前記第1
ゲート制御回路BXlの出力を入力とする第8アンドゲ
ートA8は、表示期間にのみ゛ハイ1゛状態となる表示
ゲートDGの制御出力DPを導出する。上述の如き構成
の前記アドレス指定回路CDに於ける行幅検出回路LW
及び可変分周回路DVと、シフトパルス制御回路STと
、書込読出指定回路PDの具体的な回路は、第6図、第
7図、第8図にそれぞれ図示せる通りである。
行幅検出回路LW及び可変分周回路Dは第6図に図示せ
る通り、前記第1シフトレジスタSRlの第2・第3番
目のビツトQ2,Q3の出力を入力とする第9アンドゲ
ートA,より導出される出力の反転出力である第1出力
K1、前記第1シフトレジスタSRlの第4番目のビツ
トQ4の出力と前記第9アンドゲート出力を入力とする
第10アンドゲートAlOより導出される出力の反転出
力である第2出力K2、前記第1シフトレジスタSRl
の第5番目のビツトQ5の出力と前記第10アンドゲー
ト出力を入力とする第11アンドゲートAllより導出
される出力の反転出力である第3出力K,と、前記第1
1アンドゲートAllより導出される第4出力K4の各
出力から成る表示幅検出回路出力は、表示幅が一段のと
きは第1出力K1のみをし)イ状態゛に、二段のときは
第1出力K1を゛口ー状態゛に、第2出力K2を゛゜ハ
イ状態゛に、三段のときは第1・第2出力Kl,K,を
゛ロー状態1゛第3出力K3を゛ハイ状態゛に、四段の
ときは、第1・第2・第3出力Kl,K2,K3を゛口
ー状態゛第4出力K4を゛・・イ状態゛にそれぞれする
又メインパイロツトパルスmを入力して計数する分周用
計数回路BCは分周出力によりクリアされるように構成
され、前記メインバイロツトパルスmと前記第1出力K
1を入力とする第12アンドゲートAl2の出力、前記
分周用計数回路BCの第2番目のビツトQ2と前記第2
出力K2を入力とする第13アンドゲートAl3の出力
、前記分周用計数回路BCの第1番目と第2番目のビツ
トQl,Q2と前記第3出力K3を入力とする第14ア
ンドゲートAl4の出力、前記分周用計数回路BCの第
3番目のビツトQ3と前記第4出力を入力とする第15
アンドゲートAl5の各出力を入力とする第3オアゲー
ト03により和出力を可変分周回路出力とする。よつて
表示幅が1段のときは前記第1出力K1により開状態の
前記第12アンドゲートAl2を経て分周されないメイ
ンバイロツトパルスが導出され、二段のときは前記第2
出力により開状態の第13アンドゲートAl3より前記
分周用計数回路BCが゛2゛を計数したことを検知する
1/2分周出力が導出され、三段のときは前記第3出力
K3により開状態の第14アンドゲートAl4より前記
分周用計数回路BCが”゜3゛を計数したことを検知す
る1/3分周出力が導出され、四段のときは、前記第4
出力K4により開状態の第15アンドゲートAl5が1
C゛を計数したことを検知する1/4分周出力がそれぞ
れ導出され、前記分周用計数回路Dは、循環的に分周値
の範囲内で計数動作を為す。又、前記シフトパルス制御
回路STは第7図に図示せる通り、前記第1シフトレジ
スタSRlの第2番目のビツトQ2が゛0“のとき開状
態にある第16アンドゲートAl6を経て前記第1単安
定マルチ出力eの立下り出力により第2、第3フリツプ
フロツプFF2,FF3がりセツトされると、該第3フ
リツプフロツプFF3の反転出力が第2アンドゲートA
2を開状態にし前記シフトパルスとして水平同期信号H
を前記第1シフトレジスタSRlに入力し、該シフトレ
ジスタSRlの第2番目のピツトQ2に11「1がシフ
トされるとその立上りパルスが出力反転回路Nを経て前
記第2フリツプフロツプFF2に又開状態の第17アン
ドゲートAl,及び出力反転回路Nを経て前記第3フリ
ツプフロツプFF3にそれぞれ入力される立下りパルス
により両フリツプフロツプFF2,FF3をセツトし前
記第3フリツプフロツプFF3の反転出力が前記第2ア
ンドゲートA2を閉状態にし一時シフトを休止する。
その後一行分の文字の書込が終了したことを検知する前
記横軸書込計数回路WXの第9番目のビツトQ,の反転
出力により再び第4オアゲートQ4を経る立下りパルス
が前記第2、第3フリツプフロツプFF2,FF3をり
セツトして前記第2アンドゲートA2を開状態にし、再
び前記第1シフトレジスタSRlの第2番目のビツトQ
2が101より1111に即ち立上りパルスを発生する
迄前記第1シフトレジスタSRlをシフトし続け、次の
書込行を検知してシフト休止する。更に前記書込読出指
定回路PDは、第8図に図示せる通り、サンプリングパ
ルスによりセツトされる第4フリツプフロツプFF4の
出力により開状態となる第18アンドゲートAl8は直
ちに水平同期信号Hを通過せしめて、第2単安定マルチ
MO2をトリガし、表示動作前の一定期間に亘り書込信
号を発生し、該信号の立下りで前記第4フリツプフロツ
プFF4をりセツトする。
上述の如き構成アドレス指定回路CDより導出される書
込アドレス信号WC及び読出アドレス信号RCが、入力
されるアドレス選択回路CSは、第9図に図示せる如く
両アドレス信号の対応するビツトを各々入力信号選択回
路D1〜Dl4入力して執れか一方のアドレス信号を選
択している。
例えば、第1番目の入力信号選択回路D1は、第10図
に図示せる如く、書込パルス信号が゛口ー状態゛即ち無
信号時、第20アンドゲートA2Oを開にして読出アド
レス信号RCの最初のビツト出力X′1を導出し、前記
書込パルス信号がハイ状態即ちパルス到来時第19アン
ドゲートAl,を開にし書込アドレス信号WCの最初の
ビツト出力X1を導出する。よつてアドレス選択回路C
Sで選択されたコード信号は、第11図に図示される主
メモリ回路MMに入力される。
しかし記憶素子であるRAMは、読出アドレス信号の変
化に追従し得ない。従つて本実施例では、マルチプレク
サ及びダイプレクサを用い、直列的に入力されるデイジ
タル映像信号Dをアドレス信号を一にする四個のメモリ
M1〜M4に順次振り分けて記憶し、同一アドレス信号
にて並列的に記憶されているデイジタル映像信号Dを順
次選択して直列的に取出すよう構成している。よつて入
力されるアドレス信号の下位2ビツトは、入力されるデ
イジタル映像信号を振り分ける第1マルチプレクサMP
lと、書込読出信号を振り分ける第2マルチプレクサM
P2及び読出したデイジタル映像信号を順次選択するダ
イプレクサDPをそれぞれ動作せしめる信号にあてられ
、前記第1、第2アルチプレクサMPl,MP2及びダ
イプレクサDPを高速で動作せしめており、アドレス信
号の上位12ビツトでアドレスを指定されるメモリM1
〜M4は読出速度の1/4の速度で応答すれば足る。尚
、書込パルス信号WRは書込パルスが到来するとき以外
の無信号時には、各メモリを読出状態とし、アドレス指
定回路CDよりテレビジヨン受像機の水平走査の度に少
くとも循環的に発生する読出アドレス信号の一部がRA
Mの内容全体を常にリフレツシユすることになり、記憶
内容が消滅することもない。
よつて本発明によれば、RAMへ入力する書込アドレス
信号を入力される表示形式指令信号により自由に指定で
き表示の幅を自由に調整できその効果は大である。
【図面の簡単な説明】
図はいずれも本発明の一実施例を説明するための図であ
り、第1図はテレビジヨン受像機の表示域を示す図、第
2図はテープレコーダの再生出力の内容を示す図、第3
図は本実施例の概略プロツク図、第4図は第3図のプロ
ツク図中の要部波形図、第5図は、同プロツク図中のア
ドレス指定回路の詳細なプロツク図、第6図は該アドレ
ス指定回路のプロツク図中の行幅検出回路LW及び可変
分周回路Dの更に詳細なプロツク図、第7図は、前記ア
ドレス指定回路のプロツク図中のシフトパルス制御回路
を示す更に詳細なプロツク図、第8図は前記アドレス信
号指定回路のブロツク図中の書込読出指定回路を示す更
に詳細なプロツク図、第9図は第3図のプロツク図中の
アドレス選択回路の詳細なプロツク図、第10図は該ア
ドレス選択回路中の入力信号選択回路を示す更に詳細な
プロツク図、第11図は第3図のプロツク図中の主メモ
リ回路を示す詳細なプロツク図をそれぞれ顕わす。 主な図番の説明、MM・・・・・・主メモリ回路、CD
・・・・・・アドレス指定回路、CS・・・・・・アド
レス選択回路、PD・・・・・・書込読出指定回路、W
X・・・・・・横軸書込計数回路、WH・・・・・・走
査・書込計数回路、WE・・・・・・エリア書込指定回
路、RX・・・・・・横軸読出計数回路、RY・・・・
・・縦軸読出計数回路。

Claims (1)

    【特許請求の範囲】
  1. 1 テレビジョン受像機のm本の水平走査線を単位とす
    るn段の表示域に対して横方向に静止文字を配列表示す
    べく、パイロット信号MPに続くmbitのディジタル
    信号群Bを単位とする映像信号VIと、該映像信号に先
    行し前記静止文字の縦幅を指定する表示形式指令信号に
    とを入力し、前記パイロット信号を入力する可変分周回
    路DVの分周値を前記表示形式指令信号に応じて定め、
    表示段に対応する前記可変分周回路の計数値と横方向の
    表示位置に対応する分周出力の計数値とにより書込アド
    レスWCを形成し、水平同期信号を計数入力とし前記表
    示形式指令信号に応じて読出アドレスRCを形成し、前
    記書込アドレスWCに基いて前記映像信号をランダムア
    クセスメモリに蓄積記憶し、前記読出アドレスRCに基
    いて前記映像信号を循環的に読出して前記テレビジョン
    受像機に供給し、前記表示形式指令信号が定める縦幅を
    有する静止文字を表示することを特徴とする静止文字の
    縦幅設定回路。
JP5623176A 1976-05-14 1976-05-14 静止文字の縦幅設定回路 Expired JPS5913035B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5623176A JPS5913035B2 (ja) 1976-05-14 1976-05-14 静止文字の縦幅設定回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5623176A JPS5913035B2 (ja) 1976-05-14 1976-05-14 静止文字の縦幅設定回路

Publications (2)

Publication Number Publication Date
JPS52138840A JPS52138840A (en) 1977-11-19
JPS5913035B2 true JPS5913035B2 (ja) 1984-03-27

Family

ID=13021318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5623176A Expired JPS5913035B2 (ja) 1976-05-14 1976-05-14 静止文字の縦幅設定回路

Country Status (1)

Country Link
JP (1) JPS5913035B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5611547A (en) * 1979-07-10 1981-02-04 Sharp Corp Data forming unit

Also Published As

Publication number Publication date
JPS52138840A (en) 1977-11-19

Similar Documents

Publication Publication Date Title
JPS62280799A (ja) ビデオインターフェース方法及び装置
US4797746A (en) Digital image interface system
JP3137486B2 (ja) 多画面分割表示装置
JPS592905B2 (ja) デイスプレイ装置
JPS61269265A (ja) 映像信号時間軸補正装置
JPS5913035B2 (ja) 静止文字の縦幅設定回路
JPS6060062B2 (ja) カラ−グラフイツクデイスプレイ装置
US5216756A (en) Luminance interspersion type waveform display apparatus
JPS62181A (ja) 映像処理装置
JPS5916272B2 (ja) デイジタル信号記憶表示回路
US5148277A (en) Mosaic effect generating apparatus
JPS6126272B2 (ja)
JPS6028981Y2 (ja) 記憶表示回路
SU1469518A1 (ru) Устройство дл отображени информации на экране телевизионного индикатора
SU1439671A1 (ru) Устройство дл отображени информации на экране телевизионного индикатора
SU1488873A1 (ru) Устройство для отображения информации на экране телевизионного индикатора
SU579639A1 (ru) Матричный индикатор
JPS62254185A (ja) 図形表示装置
KR950004217B1 (ko) 브이지에이의 커서 처리 시스템
JPS6333235Y2 (ja)
SU1689983A1 (ru) Устройство дл отображени информации на экране электронно-лучевой трубки
SU1374272A1 (ru) Устройство дл отображени графической информации на телевизионном индикаторе
SU1462406A1 (ru) Устройство дл вывода графической информации
JPS61270980A (ja) テレビジヨン受信機のプリンタ装置
JPS63680A (ja) マルチウインドウ表示装置