JPS59128410A - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPS59128410A JPS59128410A JP58003813A JP381383A JPS59128410A JP S59128410 A JPS59128410 A JP S59128410A JP 58003813 A JP58003813 A JP 58003813A JP 381383 A JP381383 A JP 381383A JP S59128410 A JPS59128410 A JP S59128410A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- circuit
- signal detecting
- rewritable
- offset voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/02—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation
- G01D3/022—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation having an ideal characteristic, map or correction data stored in a digital memory
Landscapes
- Engineering & Computer Science (AREA)
- Technology Law (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は信号検出回路、特にオフセット電圧を補償する
信号検出回路に関するものである。
信号検出回路に関するものである。
従来、信号検出回路に於けるオフセット電圧補償はレー
ザによる抵抗トリミングや集積化容量素子へ電荷を蓄積
する方法や、一時記憶回路にオフセット電圧量を保持し
て演算回路でオフセット量を補償処理する方法があった
。しかし抵抗トリミングは工数、加工時間がかがシ、高
価である。また、集積化容量素子を用いる方法では、容
量は指数関数的に充電されるので、有限の時間内に完全
にオフセット電圧を補償することはできない。更に一時
記憶回路を用いる方法は、電源遮断にょシオフセット量
が消滅し、電源投入時に新たにオフセット量を書込まね
ばならないという欠点があった０ 本発明の目的は、前記従来の欠点を除去せしめ電源が遮
断してもオフセット量が消滅しないオフセット電圧補償
機能を備えた信号検出回路を提供することにある。
ザによる抵抗トリミングや集積化容量素子へ電荷を蓄積
する方法や、一時記憶回路にオフセット電圧量を保持し
て演算回路でオフセット量を補償処理する方法があった
。しかし抵抗トリミングは工数、加工時間がかがシ、高
価である。また、集積化容量素子を用いる方法では、容
量は指数関数的に充電されるので、有限の時間内に完全
にオフセット電圧を補償することはできない。更に一時
記憶回路を用いる方法は、電源遮断にょシオフセット量
が消滅し、電源投入時に新たにオフセット量を書込まね
ばならないという欠点があった０ 本発明の目的は、前記従来の欠点を除去せしめ電源が遮
断してもオフセット量が消滅しないオフセット電圧補償
機能を備えた信号検出回路を提供することにある。
本発明によれば、差動幅増目路と誤差動増幅回路の出力
を入力とするＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路の出
力を保持する一時記憶回路及び書替可能な読出し専用記
憶回路と前記記憶回路間の演算処理を行う演算回路とを
備えた信号検出回路が得られる。
を入力とするＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路の出
力を保持する一時記憶回路及び書替可能な読出し専用記
憶回路と前記記憶回路間の演算処理を行う演算回路とを
備えた信号検出回路が得られる。
以下本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図でちる。シ
リコン・ダイアフラム型圧力センサの信号を検出する例
で、破線で囲まれたブロック１は拡散抵抗で構成したブ
リッジ回路である。端子２゜３は電源端子で、端子４．
５は出力端子である。出力端子から得られる信号を差動
増幅回路６で増幅し、Ａ／Ｄ変換回路７によりディジタ
ル信号に変換する。スイッチ８によシデイジタル信号を
データ保持回路９またはオフセット保持回路１０に転送
する。ブロック１１は２進減算回路で、データ保持回路
９とオフセット保持回路１０との減算を行う。
リコン・ダイアフラム型圧力センサの信号を検出する例
で、破線で囲まれたブロック１は拡散抵抗で構成したブ
リッジ回路である。端子２゜３は電源端子で、端子４．
５は出力端子である。出力端子から得られる信号を差動
増幅回路６で増幅し、Ａ／Ｄ変換回路７によりディジタ
ル信号に変換する。スイッチ８によシデイジタル信号を
データ保持回路９またはオフセット保持回路１０に転送
する。ブロック１１は２進減算回路で、データ保持回路
９とオフセット保持回路１０との減算を行う。
次に、オフセット電圧補償の方法について説明する。ブ
リッジ回路１の出力端子４と５の間には圧力を印加して
いない状態でも抵抗値のばらつきや組立時の歪によシオ
フセット電圧が発生する。
リッジ回路１の出力端子４と５の間には圧力を印加して
いない状態でも抵抗値のばらつきや組立時の歪によシオ
フセット電圧が発生する。
また差動増幅回路６も素子のばらつきに起因するオフセ
ット電圧を有する。オフセット電圧の大きさはチップ毎
に異なシ、オフセット補償はチップ毎に行なわねばなら
ない。オフセット補償をしないと微少な信号を検出でき
ない。そこで先ずスイッチ８をオフセット保持回路１０
に接続し、ブリッジ回路１と差動増幅回路６の合成オフ
セット電圧をＡ／Ｄ変換回路７でディジタル量に変換し
オフセット保持回路１０に保持しておく。次に、スイッ
チ７をデータ保持回路９に接続し、圧力を印加した状態
のＡ／Ｄ変換出力をデータ保持回路９に転送する。デー
タ保持回路９には真の信号電圧以外に前記合成オフセッ
ト電圧が含まれている。データ保持回路９とオフセット
保持回路１０はいずれも２値情報記憶回路である。最後
に、２進減算回路１１によシデータ保持回路９に保持し
ているデータからオフセット保持回路１０に保持されて
いるオフセット量を減算することによシ、真の出力信号
値を得ることができる。ここでデータ保持回路９はフリ
ップ・フロップやシフトレジスタ回路等で構成され、オ
フセット保持回路１０は書替可能な読出し専用記憶回路
で構成されている。またデータ保持回路９及びオフセッ
ト保持回路１０へのデータ入力方式は直列でも並列でも
良い。
ット電圧を有する。オフセット電圧の大きさはチップ毎
に異なシ、オフセット補償はチップ毎に行なわねばなら
ない。オフセット補償をしないと微少な信号を検出でき
ない。そこで先ずスイッチ８をオフセット保持回路１０
に接続し、ブリッジ回路１と差動増幅回路６の合成オフ
セット電圧をＡ／Ｄ変換回路７でディジタル量に変換し
オフセット保持回路１０に保持しておく。次に、スイッ
チ７をデータ保持回路９に接続し、圧力を印加した状態
のＡ／Ｄ変換出力をデータ保持回路９に転送する。デー
タ保持回路９には真の信号電圧以外に前記合成オフセッ
ト電圧が含まれている。データ保持回路９とオフセット
保持回路１０はいずれも２値情報記憶回路である。最後
に、２進減算回路１１によシデータ保持回路９に保持し
ているデータからオフセット保持回路１０に保持されて
いるオフセット量を減算することによシ、真の出力信号
値を得ることができる。ここでデータ保持回路９はフリ
ップ・フロップやシフトレジスタ回路等で構成され、オ
フセット保持回路１０は書替可能な読出し専用記憶回路
で構成されている。またデータ保持回路９及びオフセッ
ト保持回路１０へのデータ入力方式は直列でも並列でも
良い。
オフセット量のオフセット保持回路１０への書込みは計
測の度に直前に行ってもよいし、初めて電源を投入した
時にだけ行っても良い。書替可能な読出し専用記憶回路
は不揮発性で電源を遮断しても記憶内容を保持しており
、電源投入の度に書込む必要はない。
測の度に直前に行ってもよいし、初めて電源を投入した
時にだけ行っても良い。書替可能な読出し専用記憶回路
は不揮発性で電源を遮断しても記憶内容を保持しており
、電源投入の度に書込む必要はない。
ブロック１に示したブリッジ回路はシリコン・ダイアフ
ラム型圧力センサに限定されるものではなく、他のセン
サでも良いし、ブリッジ回路でなくても良い。Ａ／Ｄ変
換回路７は差動増幅回路６のア六′ログ電圧をディジタ
ル電圧に変換するもので、積分型でも逐次変換型でも良
い。オフセット保持回路１０の書替可能な読出し専用記
憶回路は浮遊ゲート構造や二重絶縁膜構造が知られてい
る。
ラム型圧力センサに限定されるものではなく、他のセン
サでも良いし、ブリッジ回路でなくても良い。Ａ／Ｄ変
換回路７は差動増幅回路６のア六′ログ電圧をディジタ
ル電圧に変換するもので、積分型でも逐次変換型でも良
い。オフセット保持回路１０の書替可能な読出し専用記
憶回路は浮遊ゲート構造や二重絶縁膜構造が知られてい
る。
第２図に浮遊ゲート構造の書替可能な読出し専用記憶回
路の断面構造図を示す。浮遊ゲート型は電気的に書込め
るが、消去は紫外線照射によシ行う。書込みはドレイン
１２に高電圧を印加し、アバランシェ・ブレークダウン
を発生させ、フローティング・ゲート１３に電子を注入
することによシ行う。フローティングΦゲート１３は絶
縁膜１４によシ被覆されているので、注入された電子は
紫外線照射されるまで保持される。
路の断面構造図を示す。浮遊ゲート型は電気的に書込め
るが、消去は紫外線照射によシ行う。書込みはドレイン
１２に高電圧を印加し、アバランシェ・ブレークダウン
を発生させ、フローティング・ゲート１３に電子を注入
することによシ行う。フローティングΦゲート１３は絶
縁膜１４によシ被覆されているので、注入された電子は
紫外線照射されるまで保持される。
第３図に、二重絶縁膜型の書替可能表読出し界面
用記憶回路の構造断夏図を示す。第１の絶縁膜１５と第
２の絶縁膜１６との界面に電子を注入し情報を保持し、
正孔を注入することによシ消去するもの列 である。１７はゲート電極で書込み、鱗去を制御する。
２の絶縁膜１６との界面に電子を注入し情報を保持し、
正孔を注入することによシ消去するもの列 である。１７はゲート電極で書込み、鱗去を制御する。
第４図に於いて６から１１の各ブロックは１チツプのシ
リコン基板に集積化が可能で小型、低価格に出来る、 本発明によるオフセット電圧補償方法はレーザトリミン
グ法や集積化容量素子を用いる方法に比べ極めて短時間
に安価にオフセット補償できる。
リコン基板に集積化が可能で小型、低価格に出来る、 本発明によるオフセット電圧補償方法はレーザトリミン
グ法や集積化容量素子を用いる方法に比べ極めて短時間
に安価にオフセット補償できる。
また、オフセット量を一度オフセット保持回路に書込む
と電源を遮断しても情報保持しているので、次に電源投
入した時もオフセット量を書込む必要はない。また、デ
ィジタル量の減算操作のみによシ真の信号を高速かつ高
精度に得られる。
と電源を遮断しても情報保持しているので、次に電源投
入した時もオフセット量を書込む必要はない。また、デ
ィジタル量の減算操作のみによシ真の信号を高速かつ高
精度に得られる。
第１図は本発明の一実施例であるシリコン・ダイアフラ
ム型圧力センサの信号検出回路のプロッり図である。第
２図は既知の浮遊ゲート構造の書替可能な読出し専用記
憶回路の断面構造で、第３図も既知の二重絶縁膜構造の
書替可能な読出し専用記憶回路の断面構造である。 １・・・・・・ブリッジ回路、２．３・・・・・・電源
回路、４．５・・・・・・出力端子、６・・・・・・差
動増幅回路、７・・・・・・Ａ／Ｄ変換回路、８・・・
・・・スイッチ、９・・・・・・データ保持回路、１０
・・・・・・オフセット保持回路、１１・・・・・・減
算回路。
ム型圧力センサの信号検出回路のプロッり図である。第
２図は既知の浮遊ゲート構造の書替可能な読出し専用記
憶回路の断面構造で、第３図も既知の二重絶縁膜構造の
書替可能な読出し専用記憶回路の断面構造である。 １・・・・・・ブリッジ回路、２．３・・・・・・電源
回路、４．５・・・・・・出力端子、６・・・・・・差
動増幅回路、７・・・・・・Ａ／Ｄ変換回路、８・・・
・・・スイッチ、９・・・・・・データ保持回路、１０
・・・・・・オフセット保持回路、１１・・・・・・減
算回路。
Claims (1)
- 差動増幅回路と誤差動増幅回路の出力を入力とするＡ／
Ｄ変換回路と該Ａ／Ｄ変換回路の出力を
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58003813A JPS59128410A (ja) | 1983-01-13 | 1983-01-13 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58003813A JPS59128410A (ja) | 1983-01-13 | 1983-01-13 | 信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59128410A true JPS59128410A (ja) | 1984-07-24 |
Family
ID=11567625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58003813A Pending JPS59128410A (ja) | 1983-01-13 | 1983-01-13 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59128410A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0367927A2 (en) * | 1988-10-28 | 1990-05-16 | Motorola, Inc. | Sensor arrangement |
| EP0376024A2 (de) * | 1988-12-30 | 1990-07-04 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Korrektur von Bauteiltoleranzen bei der Verarbeitung von Signalen |
| EP0927868A2 (de) * | 1997-12-22 | 1999-07-07 | Philips Patentverwaltung GmbH | Sensoranordnung mit Messfehlererkennung |
-
1983
- 1983-01-13 JP JP58003813A patent/JPS59128410A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0367927A2 (en) * | 1988-10-28 | 1990-05-16 | Motorola, Inc. | Sensor arrangement |
| EP0376024A2 (de) * | 1988-12-30 | 1990-07-04 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Korrektur von Bauteiltoleranzen bei der Verarbeitung von Signalen |
| EP0927868A2 (de) * | 1997-12-22 | 1999-07-07 | Philips Patentverwaltung GmbH | Sensoranordnung mit Messfehlererkennung |
| EP0927868A3 (de) * | 1997-12-22 | 2001-03-21 | Philips Patentverwaltung GmbH | Sensoranordnung mit Messfehlererkennung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4138740A (en) | Memory system | |
| KR930020467A (ko) | 불휘발성 반도체 기억장치 | |
| WO2006033581A9 (en) | Read method and sensing device | |
| JPS62281572A (ja) | 画像検知器 | |
| GB1593866A (en) | Mos semiconductor storage modules | |
| KR920008753A (ko) | 반도체 기억장치 | |
| US4150311A (en) | Differential amplifier circuit | |
| JPH0498173A (ja) | 半導体回路 | |
| EP0096752A1 (en) | Analog to digital converter circuit | |
| JPH03134897A (ja) | 不揮発性メモリ | |
| KR100601824B1 (ko) | 반도체 물리량 센서 장치 | |
| JPS59128410A (ja) | 信号検出回路 | |
| JPS6011393B2 (ja) | 感知増幅器 | |
| US4134151A (en) | Single sense line memory cell | |
| JPS62289994A (ja) | 半導体メモリ装置 | |
| KR100303874B1 (ko) | 메모리셀의데이터내용을평가하기위한회로 | |
| EP0239913B1 (en) | Semiconductor memory circuit | |
| US3836893A (en) | Capacitive computer circuits | |
| GB1573728A (en) | Read-out circuit for digital storage elements | |
| US5305255A (en) | Non-destructive readout ferroelectric memory cell | |
| JPS6126156B2 (ja) | ||
| JPH01192099A (ja) | 不揮発性半導体記憶装置 | |
| JPH05342888A (ja) | 多価情報貯蔵回路及び方法 | |
| JPS5960264A (ja) | 信号検出回路 | |
| KR0168159B1 (ko) | 플래쉬 메모리 장치 |