JPS59121958A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59121958A
JPS59121958A JP57228019A JP22801982A JPS59121958A JP S59121958 A JPS59121958 A JP S59121958A JP 57228019 A JP57228019 A JP 57228019A JP 22801982 A JP22801982 A JP 22801982A JP S59121958 A JPS59121958 A JP S59121958A
Authority
JP
Japan
Prior art keywords
insulating layer
thermosetting resin
metallic
resin
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57228019A
Other languages
English (en)
Inventor
Hiroshi Matsumoto
博 松本
Kenji Nagashima
長島　健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57228019A priority Critical patent/JPS59121958A/ja
Publication of JPS59121958A publication Critical patent/JPS59121958A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、２つ以上の半導体パワー素子を組込んでなり
、放熱特性ＶＣ優れかつ半導体パワー素子と放熱板との
絶縁性が確保された半導体装置に関する。
〔発明の技術的背景とその問題点３ 発熱量の大きい半導体素子である半導体パワー素子を半
導体装置に搭載する場合には、半導体パワー素子から発
生する熱を除去するため、該素子を金属放熱基板上に設
ける必要がある。このような半導体装置においてパワー
素子が１つの場合には、亘接金梳放熱基板上に搭載する
ことができるが、パワー素子が２つ以上の場合には、各
素子間の絶縁を確保するため、パワー素子と放熱基板と
の絶縁が必要となる。パワー素子と放熱基板との絶縁は
、放熱基板とパワー素子との間にセラミック基板を絶縁
層として介装させたり、あるいは放熱基板上にＡ１ベー
ヌ銅張シ基板全設けこの上にパワー素子を搭載すること
によシ達成されていた。
ところが、放熱基板とパワー素子との間にセラミック基
板を絶縁層として介装させる場合には、セラミック基板
と放熱基板との接触面ならびにセラミック基板上のパワ
ー素子搭載面には、いずれも半田付は可能なパターンを
形成する必要がある。
またＡ１ベーヌ銅張シ基板を用いる場合には、銅箔のエ
ツチングが必要である。これらはいずれも工程が複数に
なるとともにコヌトが嵩むという欠点があった。
〔発明の目的〕
本発明は、上記のような点に鑑みてなされたものであっ
て、簡単な工程にて半導体パワー集子と放熱基板との良
好な絶縁全達成しようとするものであって、これによっ
て放熱特性に優れかつ半導体パワー素子と放熱板との絶
縁性が確保された半導体装置全提供することを目的とし
ている。
〔発明の概要〕
本発明による半導体装置は、金属放熱基板上に熱硬化性
樹脂を塗布して次いで硬化させて絶縁層を形成し、この
絶縁層上に、半導体素子を搭載した金属ブロックを少な
くとも２つ以上熱硬化性樹脂にて接着させてなること全
特徴としている。
〔発明の実施例〕
以下、本発明を図面に示す実施例によシ説明する。
第【図は本発明による半導体装置の断面図であり、第２
図はその斜視図である。
以下の図面においては、同一部材には同一符号を付けて
いる。
金属放熱基板［上には、熱硬化性樹脂がヌクリーン印刷
法などによシ２０〜３０μの膜厚に均一に塗布され次い
で硬化されて絶縁層２が形成されている。この絶縁層２
上には、上部に半導体パワー素子３全搭載した金属ブロ
ック４が、接着用の熱硬化性樹脂５を介して設けられて
いる。そして第２図に示されるように、上部にパワート
ランジ７り３を搭載した金属ブロック４ば、Ａ１ワイヤ
ー６全介してリードフレーム７に接続されている。リー
ドフレーム７へのＡ１ワイヤー６のボンティングは、た
とえば超音波ボンダーなどに行なうことができる。
第３図および第４図には、本発明に係る半導体装置の別
の実施例が示されている。
第３図に示す実施例においては、金属放熱基板ｔの全面
に絶縁層２が設けられているのではなく、金属ブロック
４が設けられる部分などの必要個所にのみ絶縁層２が設
けられている。
また第４図に示す実施例においては、金属ブロック４に
Ａ１ワイヤー６を介さず直接リードフレーム７の一端が
接続されてお９、このため、　　ＡＩワイヤー６を一部
省略することができる。
熱硬化性樹脂としては、アクリル樹脂、ポリワレタン樹
脂、ジアリルフタレート樹脂、ポリブタジェン樹脂、ポ
リイミド樹脂、ビヌマレイミド樹脂、エポキシ樹脂など
が挙けられ、これら全単独であるいは混合して用いるこ
とができる。
絶縁層全形成するための熱硬化性樹脂と、接着用の熱硬
化性樹脂とは同一であってもよく、または異なっていて
もよい。
また半導体パワー素子から発生する熱をさらに良好に除
去するため、熱硬化性樹脂中に、金属酸化物あるいは金
属全化物などの粉末を含有せしめることもできる。金属
酸化物としては、Ａ１゜０３、Ｍｇ　ＯＳ　ｉ　Ｏ２、
ＺｒＣＬ　５ｉ０２などが挙げられ、金属窒化物として
はＡＩＮ　、ＢＮ　　などが挙げられる。このような金
属酸化物あるいは金属窒化物は、熱硬化性樹脂中に２０
〜７０重量％の量で添加される。
〔発明の効果〕
本発明による半導体装置は、金→熱基板と半導体パワー
素子を搭載した金属ブロックとの絶縁を、熱硬化性樹脂
により達成しているので、簡単な工程によって金属放熱
基板と半導体パワー集子を搭載した金属ブロックとの良
好な絶縁が得られる。
【図面の簡単な説明】
第【図は本発明に係る半導体装置の断面図であシ、第２
図はその斜視図であり、第３図は本発明に係る別の実施
例である半導体装置の断面図であυ、第４図は本発明に
係るさらに別の実施例である半導体装置の正面図である
。 【・・・金属放熱基板、２・・・熱硬化性樹脂絶縁層、
３・・・半導体パワー素子、４・・・金員ブロック、５
・・・熱硬化性樹脂接着層、６・・・Ａ１ワイヤー、７
・・・リードフレーム。

Claims (1)

  1. 【特許請求の範囲】 １、金属放熱基板上に熱硬化性樹脂を塗布し硬化させて
    絶縁層を形成し、この絶縁層上に、半導体素子を搭載し
    た金属ブロックを少なくとも２つ以上熱硬化性樹脂にて
    接着さぞでなることを特徴とする半導体装置。 ２、前記熱硬化性樹脂が、金属酸化物あるいは金属窒化
    物を含刹することを特徴とする特許請求の範囲第１項に
    記載の半導体装置。
JP57228019A 1982-12-28 1982-12-28 半導体装置 Pending JPS59121958A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57228019A JPS59121958A (ja) 1982-12-28 1982-12-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57228019A JPS59121958A (ja) 1982-12-28 1982-12-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS59121958A true JPS59121958A (ja) 1984-07-14

Family

ID=16869913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57228019A Pending JPS59121958A (ja) 1982-12-28 1982-12-28 半導体装置

Country Status (1)

Country Link
JP (1) JPS59121958A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076551A (ja) * 2007-09-19 2009-04-09 Nippon Inter Electronics Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076551A (ja) * 2007-09-19 2009-04-09 Nippon Inter Electronics Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JPH06177295A (ja) 混成集積回路装置
JP7088224B2 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP2590521B2 (ja) チップキャリア
JPS59121958A (ja) 半導体装置
WO2020189508A1 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JPH05211256A (ja) 半導体装置
JPS5817646A (ja) 半導体装置の製造方法
JP2902497B2 (ja) 混成集積回路基板の製造方法
JPS61137349A (ja) 半導体装置
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
KR20010057046A (ko) 캐비티를 갖는 패키지 기판
JPH03155144A (ja) ベアー半導体ｉｃチップ実装方法
JPH04144162A (ja) 半導体装置
JP2532400Y2 (ja) ハイブリットｉｃ
JP2614495B2 (ja) 電子部品搭載用基板
JPH07326708A (ja) マルチチップモジュール半導体装置
US20030205793A1 (en) Wire-bonded chip on board package
JP2603101B2 (ja) 電子部品搭載用基板
JPS61272956A (ja) ハイブリツド型半導体装置
JPS60111489A (ja) 電子部品塔載用基板およびその製造方法
JPH11214831A (ja) 表面実装部品の実装構造
JPS62114251A (ja) 電子素子用チツプキヤリアの製造法
JPH04276646A (ja) 半導体装置
JPH0414852A (ja) 半導体装置
JPH0364949A (ja) 半導体装置