JPS5912175B2 - 文字制御方式 - Google Patents

文字制御方式

Info

Publication number
JPS5912175B2
JPS5912175B2 JP12564876A JP12564876A JPS5912175B2 JP S5912175 B2 JPS5912175 B2 JP S5912175B2 JP 12564876 A JP12564876 A JP 12564876A JP 12564876 A JP12564876 A JP 12564876A JP S5912175 B2 JPS5912175 B2 JP S5912175B2
Authority
JP
Japan
Prior art keywords
character
address
signal
dot
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12564876A
Other languages
English (en)
Other versions
JPS5350937A (en
Inventor
栄一 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIO KEISANKI KK
Original Assignee
KASHIO KEISANKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIO KEISANKI KK filed Critical KASHIO KEISANKI KK
Priority to JP12564876A priority Critical patent/JPS5912175B2/ja
Publication of JPS5350937A publication Critical patent/JPS5350937A/ja
Publication of JPS5912175B2 publication Critical patent/JPS5912175B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)

Description

【発明の詳細な説明】 本発明は電子計算機等に用いられる例えば放電プリンタ
、サーマルプリンタ、CRT等のドット形式による出力
装置の文字制御方式に関する。
従来、電子計算機等の出力装置として用いられるドット
形式のプリンタとしては第1図に示すように例えば7本
の直列配置されたヘッドピンを有する記録ヘッド1を記
録紙2に対して行方向に右から左へ走査移動させ、第2
図に示すようにD1〜D5及びP1〜P7による5×7
のドット構成により文字等を記録するようにしたものが
考えられている。しかして、上記記録ヘッド1に与える
文字信号は、第3図に示すようにピン選択マトリクス3
に各文字ごとにマトリクスとして記憶させ、文字指定信
号によつて所定の文字のドット信号がピン選択マトリク
ス3から選択されて読出されるようにしている。すなわ
ち、ピン選択マトリクス3には記録ヘッド1の動きに同
期して動作する例えばリングカウンタ形式のドットカウ
ンタ4が接続され、文字指定信号によつて選択されたピ
ン出力P1〜P7がドットカウンタ4の出力D1〜D7
によつて文字ドットの縦列の1夕I泪から7列目までの
ドット信号が順に出力される。この場合ドットカウンタ
4の出力D1〜D5が文字構成のために使用され、D6
、D7は各文字間のスペースとして使用される。しかし
て、上記ピン選択マトリクス3において、例えば「M」
、「H」、「I」、「O」などのアルファベットや「+
」、「−」、「×」、「÷」などの記号のように左右対
称的な文字の出力はDlとD5、D2とD4のタイミン
グで出力される列のドット信号が同じになる。
しかし、従来では上記したように左右対称な文字につい
ても正規の5×7ドットのマトリクスを組んでおり、こ
のためマトリクスの素子数が多くなると共に大型となり
、しかもマトリクスを組む手数も増える等の問題があつ
た。本発明は上記の点に鑑みてなされたもので、文字の
中に出力されるドット信号が同じである列を含む場合に
は一方の列を共通利用することによりマトリクスの構成
を簡易化し得る文字制御方式を提供することを目的とす
る。
以下図面を参照して本発明の一実施例を説明する。
第4図において11は文字情報を記憶するドツトマトリ
クス回路で、第5図aに示すように縦列方向のドツトが
、7ドツトのドツト信号12からなる第1マトリクス部
と1ドツトのリターン信号13からなる第2マトリクス
部とによつて構成されている。また、1文字のマトリク
スは、文字が左右対称である場合、その対称部分の一方
、例えばMであれば第5図aに示すように文字の右半分
のドツトにより構成する。そして、文字の中心に位置す
るドツトに対応させてリターン信号13のドツトを位置
させる。また、出力されるドツト信号が同じである列を
持たない文字については従来と同様に5×7の全てのド
ツトを利用してマトリクスを構成する。そして、上記ド
ツトマトリクス回路11は、タイミング信号に同期して
動作するアドレス回路14によりアドレス指定され、ド
ツト信号12、つまり縦列方向の7ドツトが信号線15
に出力され、図示してないが右から左に走査移動する磁
気ヘツドにより印字されると共にリターン信号13が信
号線16に出力される。この信号線16にリターン信号
13が出力された場合、このリターン信号13によつて
フリツプフロツブ17がセツトされる。このフリツプフ
ロツプ17は、そのセツト出力がアドレスコントローラ
18に送られると共に、1文字の印字動作を開始する際
にアドレスコントローラ18からの信号によつてりセツ
トされる。このアドレスコントローラ18は文字指定信
号が入力された際にその指定文字に対するスタートアド
レスをアドレス回路14に与える。また、アドレスコン
トローラ18はフリツプフロツプ17がりセツト状態に
ある間は、タイミング信号が与えられる毎にアドレス回
路14のアドレス内容を+1し、フリツプフロツプ17
がセツトされるとタイミング信号が与えられる毎にアド
レス回路14のアドレス内容を−1するようにしてなる
。上記の構成において、文字指定信号例えば第5図aに
示すアルフアベツトの「M」に対する文字指定信号がア
ドレスコントローラ18に与えられたとすると、アドレ
スコントローラ18はまずフリツプフロツプ17にりセ
ツト信号を送つてフリツプフロツプ17をりセツトする
と共に、「M」を指定するスタートアドレスA。
をアドレス回路14に与える。この結果アドレス回路1
4はタイミング信号に同期してドツトマトリクス回路1
1のアドレスA。を指定し、その内容を読出す。このド
ツトマトリクス回路11から読出されるドツト信号12
の出力は、信号線15を介してドライバ(図示せず)に
送られ、このドライバにより記録ヘツドが駆動され、文
字「M」に対する第1列目の印字、即ち第5図b(7)
AOで示す印字が行われる。そして、次のタイミング信
号が与えられると、アドレスコントローラ18はフリツ
プフロツプ17がりセツト状態にあるのでアドレス回路
14のアドレス内容を+1してA。+1とし、このアド
レスA。+1に対するドツトマトリクス回路11の内容
、つまり文字「M」に対する第2列目の内容が読出され
、印字される。さらにアドレスコントローラ18は次の
タイミング信号に同期してアドレス回路14のアドレス
内容を+1してAO+2とし、このアドレスA。+2に
対するドツトマトリクス回路11の内容が読出され印字
される。このアドレスA。+2の指定によつてドツトマ
トリクス回路11から読出される出力情報には、ドツト
信号12の他にリターン信号13が含まれており、この
リターン信号13が信号線16を介してフリツプフロツ
プ17に送られ、フリツブフロツプ17をセツトする。
即ち、このフリツプフロツプ17はリターン信号13を
検知するものであり検知信号としてフリツプフロツプ1
7のセツト出力により、アドレスコノトローラ18は加
算モードから減算モードとなり、次のタイミング信号が
与えられた際にアドレス回路14の内容A。+2を−1
してA。+1とし、さらに次のタイミング信号に同期し
てアドレス回路14の内容A。+1を−1してA。とす
る。このようにして文字「M」のように左右対称の文字
の場合には第5図aで示した3X8ドツトのマトリクス
から第5図bで示すような5×7ドツトの文字情報を得
ることができ、正しい文字の印字が行われる。また、左
右対称の文字でなくても、例えば第6図aに示すアルフ
アベツトの「L」のように文字の中に対称部分が存在す
る場合には、その対称部分についてドツトを共用でき、
文字ドツトの構成を簡略化できる。即ち、第6図aに示
す[L」の場合、ドツトマトリクスの端からでなく、右
側から3列目のドツト列をスタートアドレスB。として
文字[L」の下端水平部に対して文字ドツトを共用する
ように、第6図bで示すように「L]の印字が矢印Cの
順序で行なわれる。尚、上記実施例では文字制御として
述べたが、この文字の中には、記号、数字等も当然含ま
れる。
また、本実施例は例えばCRT等の文字制御にも応用で
きる等、要は本発明の要旨を逸脱しない範囲で種々変様
可能である。以上述べたように本発明によれば、ドツト
マトリクスに対しリターン信号を付加し、文字の列を2
度指定して読出すようにしたので、文字の中の対称部分
を少ない列で能率的に利用でき、ドツトマトリクスの構
成を簡易化できると共に小型化が可能であり、しかもド
ツトマトリクスを組な手数を減らすことができる文字制
御方式を提供し得るものである。
【図面の簡単な説明】
第1図は従来のドツト出力形式を用いたヘツド走査方式
のプリンタを示す概略構成図、第2図は従来のドツト出
力形式におけるドツトパターンを示す図、第3図は従来
のドツト出力形式におけるプリンタの文字情報記憶部分
を示す構成図、第4図は本発明の一実施例を示す構成図
、第5図a及び第6図aは同実施例におけるドツトパタ
ーン構成例を示す図、第5図b、第6図bは印字状態を
示す図である。 11・・・・・・ドツトマトリクス回路、12・・・・
・・ドツト信号、13・・・・・・リターン信号、14
・・・・・・アドレス回路、17・・・・・・フリツプ
フロツプ、18・・・・・・アドレスコントローラ。

Claims (1)

    【特許請求の範囲】
  1. 1 複数の文字を各文字毎に行及び列のドットマトリク
    スのパターン信号として記憶する第1マトリックス部及
    び前記第1マトリックス部とは異る行で前記文字のうち
    の特定の文字に対応する箇所にリターン信号を記憶する
    第2マトリックス部を有すドットマトリックス回路と、
    前記ドットマトリックス回路より前記文字パターン信号
    並びにリターン信号を読み出す為にアドレス指定を行う
    アドレス回路と、前記アドレス回路に文字指定信号に従
    つて所定アドレスを与えると共に前記文字パターン信号
    の列毎の信号を順次読み出す様アドレスを歩進する手段
    と、前記ドットマトリックス回路から前記リターン信号
    が読み出されたことを検知する手段と、前記検知手段の
    検知信号に基づき上記アドレス回路の歩進したアドレス
    を所定の番地まで順次戻す手段とを具備し、前記第1マ
    トリックス部の前記特定文字のパターン信号の列信号に
    関し同一パターンの列の一部を省略したパターン信号と
    して記憶していることを特徴とする文字制御方式。
JP12564876A 1976-10-20 1976-10-20 文字制御方式 Expired JPS5912175B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12564876A JPS5912175B2 (ja) 1976-10-20 1976-10-20 文字制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12564876A JPS5912175B2 (ja) 1976-10-20 1976-10-20 文字制御方式

Publications (2)

Publication Number Publication Date
JPS5350937A JPS5350937A (en) 1978-05-09
JPS5912175B2 true JPS5912175B2 (ja) 1984-03-21

Family

ID=14915211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12564876A Expired JPS5912175B2 (ja) 1976-10-20 1976-10-20 文字制御方式

Country Status (1)

Country Link
JP (1) JPS5912175B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55147784A (en) * 1979-05-07 1980-11-17 Fujitsu Ltd Ruled line print system
US4458333A (en) * 1981-12-21 1984-07-03 International Business Machines Corporation Dot matrix character printing using constrained memory

Also Published As

Publication number Publication date
JPS5350937A (en) 1978-05-09

Similar Documents

Publication Publication Date Title
US4059183A (en) Dot matrix printer with slanted print head and modular skewing of dot pattern information
JPS6215353B2 (ja)
JPS5834835B2 (ja) 記憶デ−タの読出し装置
GB2252694A (en) Printer having a multiple scan line printhead controller
JPS6222792B2 (ja)
JPS6335431B2 (ja)
JPS5912175B2 (ja) 文字制御方式
US3921517A (en) Random firing of multiple width print hammers
JPS6133711B2 (ja)
JPS58193582A (ja) 文字発生方法および装置
JPH0616764Y2 (ja) ドットマトリクスプリンタ
JP2535825B2 (ja) ドツトマトリツクスプリンタの印字制御回路
JP3055738B2 (ja) ドットマトリクスパターンの印字方法および装置
JPS62121065A (ja) 文章印字制御装置
JP3013512B2 (ja) バーコードプリンタ
JPH0432749B2 (ja)
JP2734140B2 (ja) シリアルプリンタ
JP2757986B2 (ja) シリアルドットプリンタ装置の印字制御装置
JP2564513B2 (ja) プリンタ制御装置
JPS6230436B2 (ja)
JPS6037632Y2 (ja) 小型電子式計算機における印字回路
JPH02226195A (ja) 文字発生方式
JPH0569232B2 (ja)
JPS62104769A (ja) 画像記録装置
JPS61206664A (ja) プリンタ装置