JPS59121729A

JPS59121729A - マトリツクススイツチ

Info

Publication number: JPS59121729A
Application number: JP57232300A
Authority: JP
Inventors: 茂加藤; 実近藤; 芝原　誠
Original assignee: Tokai Rika Co Ltd
Current assignee: Tokai Rika Co Ltd
Priority date: 1982-12-28
Filing date: 1982-12-28
Publication date: 1984-07-13
Also published as: JPH0338609B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、Ｘ軸方向へ延びるように平行配列された複数
本のＸｌ１Ｉｌ電極線とＸ軸方向へ延びるように平行配
列された複数本のＹ軸重極線とを空隙を介して直交配列
することＶＣより構成されたマトリックススイッチＶＣ
関する。

この柚のマトリックススイッチにあっては、従来エリ、
各Ｘ１１１１電極線及びＹＩＭ電極線毎ＶＣ信号全入出
力させる構成になされていたため、北記各電（２）極線の総数に対応したきわめて多数の信号線全必要とす
る問題点があり、このため、信号線の配線処理が面倒Ｖ
Ｃなるばかりか、多大な配線スペースを必要として全体
の大形化ケ招く等の欠をかあった。

本発明汀、上記事情ＶＣ鑑みてなされたものであり、そ
の目的は、必要とする信号線数を減少させることができ
、以て信号線の配線処理の簡単化全図！ｌｌ得ると共に
、その１Ｎ号線の配線スペースを小ＶＣなし得て全体が
大形化する虞がなくなる等の効果を奏するマトリックス
スイッチ全提供するにある。

以下、本発明の一笑施例について図面全参照しなから抑
１明する。

第１図において、１及び２は互の間に空隙６が存する工
うに平行配置された第１の基板及び第２の基板であり、
これらのうち少なくとも一方例えリント配線基板ｌ／ｃ
工り形成されている。４は第１の基板上ｖｃ　Ｘ軸方向
へ延びるよう（Ｃ平行配列されたｍ本たる例えば１６木
のＸｌ１ｌＩＩｌ電極線、５は第２の基板上にＹＩＩ１
１方向へ延びる工うに平行配列され以て前記Ｘ１Ｍ電極
線４　ＶＣ対し空隙６ケ介して直交配列となるようＶＣ
ｅけられた１本たる例えば１６本のＹＩＩｌｌ電極線で
あり、これら各電極線４．５はエツチ７グまたは印刷手
段等ＶＣよって形成されている。６は第１の基板１．１
：ＶＣ印刷手段等に工Ｖ形成されたスペーサで、このス
ペーサｂ　ｖｃ工って第１の基板１及び第２の基板２間
の空隙６が保持される。尚、スペーサ６Ｖｃ代えて、少
なくともＸ細電極線４及びＹ輔゛に極線５の各交点に孔
ケ封したフィルムを設ける構成としても艮い。

第２図においては、１１６本のＸｑｌｌＩＩ電極線４を
区別するために各々に対し符号４１．４２・・・＋４＋
６ｑ付し、同じく１６本のＹｌ［ｌＩｌ電極線５の各々
に対し符号５＋、　５２．・・・＋５”ｋ付すことＶＣ
、Ｃり説明上の便宜を図っている。この第２図において
％７”＋７２１・・・、７１６は第１の基板１上ｒＣ形
成されたｍ個たる１６個の第１Ｘ軸端子で、これら第１
Ｘ軸端子７１゜形成された１６個の抵抗８（第１図参照
）全各別に介してＸ＠電極線４＋、４ｚ、・・・、４１
６　の一方の端部に夫々接続されている。９１．９２．
・・・、９１６　　は第１の基板１上に形成された１０
個たる１６個の第２１６個の抵抗１０を各別に介してＸ
＠電極線４１゜４２、・・・、４１６　の他方の端部に
夫々接続されている。

１１１．１１２．・・・、１１１６は第２の基板２上に
形成されたｎ＠たる１６個の第１Ｙ軸端子で、これら第
１Ｙ軸端子１１１，１１２．・・・、１ｉｊ６は第２の
基板２上に印刷手段等Ｖｃよって形成されｆｃ１６個の
抵抗１２を各別に介してＹ軸重極線５＋、　５２．・・
・、５１６の一方の端部に夫々接続されている。１３１
．１３２．・・・、１３１４は第２の基板２Ｊ：ｌ／ｃ
形成されたｎ個たる１６個の第２Ｙ輔端子で、これら第
２ｙ１１１端子１３１．１３２゜・・・、ｉ３＋６は第
２の基板２上に印刷手段等ＶＣ１って形成された抵抗１
４全各別に介してＹＩＩｌｌ電極線５１゜５２、・・・
、５１６の他方の端部に夫々接続されている。

しかして、前記第１Ｘ軸端子７１，７２．・・・、７１
６は４個ずつ會１群とした４群に区分され、その各群７
Ａ、７Ｂ、７Ｃ，７０（１７夫々に対応して設けられた
第１の信号線１５ａ、１５ｂ、１５ｃ、１５ｄｒＣ接続
せしめている。また、第２Ｘ軸端子９１，９２゜・・・
、９１６は、各第１Ｘ軸端子群７Ａ、７Ｂ、７０゜７Ｄ
ＹＣ対応した各グル−プから１個ずつ抽出して組合せる
ことｌＣより４個ずつ全１群とした４群ＹＣ区分され、
その各第２ＸＩＩｌｌｌ端子＃９Ａ、９Ｂ、９Ｃ，ｑＤ
２夫々に対応して設けられた第２の信号線１６ａ、ｉ　
６ｂ、１６ｃ、１６ｄＶＣ接続せしめている。一方、前
記第１Ｙ軸端子１１１，１１２．・・・。

１１１６　　は４個ずつを１群とした４群に区分され、
その各＄１１Ａ、　１１１３，１１ｃ、１１［）全人々
ＶＣ対応して設けられた第３のイＷ　８線１７ａ、１７
ｂ　、　　１７　ｃ　、　　１７　ｄ　ＶＣＭ？ｔ’ｊ
ｅセシＷ）でイル。また、第２Ｙ軸端子１３１．１３２
．・・・、１３＋６は、各第１Ｙ軸端子群１１Ａ、１１
Ｂ、　１１Ｃ，１１１）ＶＣ対応した各グル−プから１
個ずつ抽出して組合せることＶｃより４個ずつ全１群と
しｆｃ４群に区分され、その各第２Ｙ軸端子群１３Ａ、
１３Ｂ、１３Ｃ，１３Ｄ’（ｒ＊Ａに対応して設けられ
た第４の信号線１８ａ、１８１１，１８０，１８ｄＶＣ
接続せしめている。そして、以七述べた第１の基板１、
第２の基板２、Ｘ軸重極線４１、〜４１６１　Ｙｆｉ電
極線５１〜５１６゜抵抗８，１０，１２，１４．第１の
信号線１５８〜１５　ｂ、　第２の信号線１６　ａ　〜
１６　ｄ　、　第３）信号線１７　ａ　〜１７ｄ、　第
４の信号線１８ａ〜１８　ｄ　寺ＶＣ、［：つてマトリ
ックススイッチ１９が構成されている。

しかして、前記第１．第２．第６及び第４の各信号、ｌ
ｉｉ　５ａ　〜１５ｄ、　　１６ａ　〜１６（１，１７
ａ〜１７ｄ及び１８ａ〜１８ｄＵ、夫々プＩＶアップ抵
抗２０’に各別に介してプラス電源端子＋■に接続され
ている。また、２１は所謂デユアＩし・２ラインツー４
ラインデコーダより成るデコーダであり、その入力端子
１’ａｏ、　Ｐａｄ、　Ｐｂｏ、　Ｐｂｔ　及び出力端
子Ｑａｏ、　Ｑａ＋、　Ｑａ２．　Ｑａ５．　Ｑｂｏ、
　Ｑｂｌｌ　Ｑｂ２．　Ｑｂ５曲の入出力の関係（真理
値）は第３図ｆ（示す通りである。斯かるデコーダ２１
の入力端子Ｐａｏ、　Ｐａ１゜Ｐｂｏ、　Ｐｂ＋　Ｖｆ
、マイクロコンピュータ２２から４ビツトのスキャニン
グ信号Ｓａが［００００Ｊから「１１１１１まで順次与
えられるものであり、この場合、入力端子Ｐａ０Ｖｃス
キャニング信号Ｓａの最下位ビットが入力され、入力端
子Ｐｂ１Ｖｃスキャニング＠号８ａの最丑位ビットが入
力される。そして、デコーダ２１の出力端子Ｑａｏ、　
Ｑａｉｌ　Ｑａ２１Ｑａ’ｓｉ夫々第１のＷ号線１５ａ
、１５ｂ、１５ｃ。

１５　ｄ　ＶＣ接続され、該デコーダ２１の出力端子Ｑ
ｌ）Ｏ，Ｑｂｔ、　Ｑｂ２．　Ｑ１１３　Ｕ夫々第２　
ｆ７）　４に琴線１６ａ。

１６　ｂ、　　１６　ｃ、　　１６　ｄＶｃＨＭ’；；
Ｅれティる。一方、第３の信号線１７ｂ、１７ｂ、１７
ｃ、１７ｄＨ夫々コンパレータ２３　ａ　、　２３　ｂ
　、　２３　ｃ　、　２３ｄの各外反１肱入力端子（＋
）　ＶＣ接続され、第４の信号線１８ａ、１８ｂ、１８
ｃ、１８ｄ［夫々コンパレータ２４ａ、２４ｂ、２４ｃ
、２４ｄの各非反転入力端子（＋）　ＶＣ接続さｈ２て
いる。上記コンパレータ２３ａ、２３ｂ、２３ｃ、２３
ｄ、２４ａ、２４１）、２４０，２４ｄば、−’ｔの各
反転入力端子（−）　ＶＣ分圧回路２５からの分圧電圧
を受けるようＶＣ，設けられていると共に、各出力端子
Ｐｅａ、　Ｐｕｂ、　Ｐｌｅ、　Ｐａｄ、　Ｐｚａ、　
Ｐ２ｂ、　Ｐ２ｃ、　Ｐ２ｄ　がプｌＶ７ツプ抵抗２６
を各別に介してプラヌ電源端子十■ＶＣ接Ｍ、されてい
る。

次ＶＣ七記構成の作用について説明する。今、デコーダ
２１の入力端子Ｐａｏ、　Ｐａｄ、　Ｐｂｏ、　Ｐｂｚ
　ＶＣ「００００」なるスキャニング信号８ａが与えら
れた場合ＶＣは、第６図から明らかなように、デコーダ
２１が七の出力端子Ｑａｏ、　Ｑｂｏのみから「０」レ
ベル信号全出力すると共ＶＣ曲の出力端子Ｑａ　＋　、
　Ｑａ　２゜Ｑａ３．　Ｑｂ＋、　Ｑｂ２．　Ｑｂｓか
ら「１」レベ）ｖイ訂号を出力するようＶＣなり、この
ため両端ＶＣ「０」レベノノ信号ケ受けるＸ＠電極線４
１の電位が「０」レベル即ちローレベルＶＬＣなると共
に、一端ｖｃ［１Ｊｖべ）ｖ信号全党は且つ他＠ＶＣ「
０」レベル信号を受けるｘ　＋Ｍ電極線４２．４５．４
４．４ｓ、　４９．４１５　　の各電位が中間レベｔｖ
　Ｖｃ７ｉ″’）　ｓ残り　のｘｍ電ｉ線４６，４７゜
４ａ、　４　＋ｏ、　４＋＋、　４１２．４＋４．４＋
ｓ、　４１６の各電位がハイレベルＶＣなる。また、デ
コーダ２１の入力端子Ｐａｏ。

Ｐａｄ、　ＰＩ）０．　Ｐｂ＋　　ＶＣ「０００１　Ｊ
なるスキャニング／９１信号８ａが与えられた場合ＶＣは、デコーダ２１がその
出力端子Ｑａｏ、Ｑｂ＋　のみから「０」レベルレイ言
号全出力するようになるため、ＸＩＱ１１電極線４２の
みの電位がローレベルになる。同様にデコーダ２１０入
力端子Ｐａｎ、　Ｐａｄ、　ＰＩ）０．　ＰＩ）２　Ｖ
Ｃ［−００１０１〜［１１１１１のスキャニングｆ、Ｉ
Ｆ号８ａが夫々与えられた各場合ＶＣは、Ｘ軸重極線４
５，４４．・・・、４１６のうちの１本のみの電位がロ
ーレベルになるものである。しかして、第４図ＶＣはマ
イクロコンピュータ２２　ＶＣＬるマトリックススイッ
チ１９のオン状態読み取りのためのサブルーチンがフロ
ーチャートによって示されており、以「においてはこの
マイクロコンピュータ２２の動作内容と共ＶＣｔＱ　明
する。まず第への基板２ＶＣおける例えばＸｌｌｌ１ｌ
Ｉ電極線４２とＹ＃１ｌｌＩ電極線５？の交戦に対応し
た部分が押圧されてこれら電極線４２．５９が互ＶＣ接
触された場合金側にして述べる。この場合、マイクロコ
ンピュータ２２は、第４図に示す「出力１行程（イ）に
おいて「００００Ｊなるスキャニング信号Ｓａを出力し
てデコーダ２１０入力端子Ｐａｏ、　Ｐａｄ。

（１０）Ｐｂｏ、Ｐｂ＋　ＶＣ与える。すると前述した如くＸ軸
重極線４１　　のみがローレベルを呈するが、このＸ軸
重極線４１ＶＣ対し”１ＸＹ４ｆｌｌｌ電極線５１〜５
１６カ全て非接触状態にあるため、第１Ｙ軸端子１１１
〜１１１６及び第２Ｙ軸端子１６１〜１６１６の各電位
がプラス電源端子十■Ｖｃニジハイレベルに引き上げら
れている。従って、第６の信号線１７８〜１７ｄ及び第
４の信号線１８８〜１８ｄの各電位もハイレベル全車す
るため、コンパレータ２３ａ〜２３ｄ及び２４ａ〜２４
ｄがすべて１１」レベル信号を出力するようになる。こ
のとき、マイクロコンピュータ２２は、「出力１行程（
イ）後の１入力」行程（ロ）ｌ／ｃおいてコンパレータ
２３ａ〜２３ｄの出力を４ビツトのデータ信号ｓｂとし
て読み込むと共にコンパレータ２４＆〜２４ｄの出力を
同じく４ビツトのデーグイば号８ｃとして読み込み、こ
の後判別行程（ハ）へ移行する。この判別行程（ハ）で
は、「出力」行程（イ）において出力したスキャニング
信号５ａＶｃ対応したＸ軸重極線（この場合はＸ軸重極
線４１）に対してＹ軸重極線５１〜５１６が接触されて
いるか否か？データ信号８ｂ、　’Ｓｃ　　ＶＣＦ　Ｏ
Ｊのビットが含まねているか否かＶＣよって判別する。

即ち、コンパレータ２３ａ　〜２３ｄ及び２４　ａ　〜
２４　ｄからのデータ信号８ｂ、８ｃ　　の各ビットが
すべて「１」のときＶＣｌＮＯ」と判別し、これ以外の
ときＶＣ［ＹＥＳＪと判別するが、この場合ＶＣは前述
した如くコンパレータ２３ａ　〜２３ｄ及び２４ａ〜２
４ｄの出力がすべて「１」レベル信号であって、データ
イボ号８ｂ、８ｃ　　として夫々［１１１１Ｊなる信号
が与えられるため、「ＮＯ」と判別される。斯工うｖｃ
（−ＮＯＪと判別された場合ＶＣは、判別行程１′）Ｋ
ジャンプされ、この判別行程ではスキャニング信号８ａ
が１１１１１Ｊであるか否か全判別するが、この場合Ｖ
Ｃはスキャニング信号Ｓａが「００００」であるから「
ＮＯ」と判別される。判別行程（ホ）で「ＮＯ」と判別
された場合ＶＣは、「カウントアツプ」行程（へ）へ移
行する。この「カウントアツプ」行程（へ）では、スキ
ャニング信号８ａ　ｆカウントアツプさせて出力するも
のであり、従ってこの場合ＶＣＵ「０００１」なるスキ
ャニング信号Ｓａが出力され、斯かる「カウントアツプ
」行程（へ）後ＶＣは「入力」行程（ロ）ＶＣ戻される
。しかして上記の如く「０００１」なるスキャニング信
号８ａが出力されると、Ｘ＠電極線４２のみがローレベ
）（ｙｋ呈するようになる。すると、このＸ軸重極線４
２Ｖ（接触されたＹ４１１１Ｉ電極線５９の電位がロー
レベルＶＣ落ちるため、結果的に、Ｙ軸重極線５９に抵
抗１２會介して接続されｆｃ第１Ｙ軸端子１１９を含む
第１ＹＩＩＩＩＩ端子群１１ＣＶＣ対応した第３の信号
線１７０並ひに上記Ｙｉｌｌｌｌｌ電極線５？に抵抗１
４を介して接Ｈされた第２Ｙ軸端子１６９を含む第２Ｙ
軸端子群１３Ａｉ’ｌｌ：苅応した第４の信号線１８ａ
の各電位がローレベｔｖ　ＶＣ落ちるようになる。する
と、コンパレータ２３０？　２４＆の出力が「０」レベ
ルに反転するため、入力行程（ロ）では［１１０１Ｊな
るデータ信号８ｂ及び「０１１１Ｊなるデータ信号８ｃ
がマイクロコンピュータ２２１ｃ読み込すれる工うｒＣ
なり、従って次の判別行程（ハ）では「ＹＥＳ」と判別
され、「演算」行程に）へ移行する。

この「演算」行程に）では、この時点におけるスキャニ
ング信号８ａ即ちＪＯＯＯＩＪＩＣ基づいてＸ軸重極線
４２Ｖ（でスイッチングが行なわれている旨を検出する
と共に、「１１０１」なるデータ信号８ｂ及び［０１１
１Ｊなるデータ信号Ｈａｖｃ基づ＜ｍｘｖｃ工ってＹＩ
ＩＩＩ電極線５９Ｖｃでスイッチングが行なわれている
旨全検出し、斯ようにしてマトリックススイッチ１９の
スイッチング位ｆｉｌ　ｋ　判定する。尚、この場合「
１１０１Ｊなるデータ信号８ｂｙｃ）、って、第１　Ｙ
ｌｌｌｌｌ＋端子群１１ｃ端子対１１ｃｖ軸重極線５９
．５＋ａ、　５＋＋、　５１２中の何れか１本でスイッ
チングが行なわれていることが分かり、且つ［０１１１
ＪなるデーｐＧｉ号８ｃＶＣＬって、第２Ｙ４１１ｂ端
子群１３ＡＶｃ対応したＹ輔電ｍｍ　５＋＋　５５゜５
ｖ、５１ｓ中の何れか１本でスイッチングが行なわれて
いることがすかるから、結果的にＹｌｌｌＩ電極線５９
Ｖ（でスイッチングが行なわれていることを判定できる
ものである。

このようにしてマトリックススイッチ１９のスイッチン
グ位置の判定が行なわれた後ＶＣは、判別行程（１→→
「カウントアツプ」行程（へ）→「入力」行程←）→判
別行程（ハ）→判別行程（ホ）の順にサイクリックにプ
ログラム実行され、最終的に判別行程（ホ）で１−ＹＥ
Ｊとなった場合（換言すればスキャニング信号８ａが［
１１１１Ｊまでカウントアツプされた場合）ＶＣマトリ
ックススイッチ１９のオン状態読み取りのための１回分
の動作が終了される。

そして、マトリックススイッチ１９が上記とは異なる位
置でスイッチングされた場合も上述と同様の作用ＶＣよ
ってそのスイッチング位！全判定することができる。

Ｌ記した本実施例ＶＣよれば、マトリックススイッチ１
９Ｖ′ｃ接続される信号線として、第１乃芋第４の信号
線１５ａ〜１５ｄ、１６ａ〜１６ｄ、１７　ａ　〜１７
　ｄ、　１８　ａ　〜１８　ｄノ合計１６本を設けるだ
けで良く、従来構成（Ｘｉｌｌｉｌｌ電極線及びＹ軸重
極線が夫々１６本の場合、従来では合計３２本の信号線
が必要）より信号線数を大幅に減らすことができる。斯
ような１ぎ琴線数の減少度合は、Ｘ軸重極線及びＹ＠電
極線数が増えるのに応じて顕著になるものであり、その
火例全第５図に示す。

また、本実施例ＶＣＸれば、抵抗８．１０．１２゜１４
全第１及び第２の基板１及び２１ｃ対して印刷手段ＶＬ
ｃ工り形成する構成としたから、その形成を容易且つコ
スト安に行なうことができ、全体のコスト北昇を抑制で
きる。

本発明によれば以上の譜、明ＶＣよって明らかなように
、互の間に空隙が存するように平行配＃され少なくとも
一方が可撓性音信えた第１及び第２の基板會有し、前記
第１の基板上ＶＣＸ軸方向へ延びるように平行配列され
たｍ本のＸＩＩＩＩｌｌ電極線と前記第２の基板北ＶＣ
Ｙ軸方向へ延びるように平行配列された０本のＹ軸重極
線と全前記空隙を介して直交配列することｖｃ　、ｃ　
ｐ構成された７トリツクススイツチにおいて、必要とす
る信号線数を減少させることができ、以て１８号線の配
線処理の簡素化全図９得ると共に、その信号線の配線ス
ペースケ小ＶＣなし得て全体が大形化する虞がなくなる
等の梗れた効果を奏することができる。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は要部の
縦断面図、第２図は全体の電気的構成を示す図、第６図
はデコーダの入出力の関係を示す図、第４図は作用説明
用のフローチャート、Ｍ５図は従来構成との差異を説明
するための図である。図中、１は第１の基板、２は第２の基板、６は空隙、４
（４１〜４１６）はＸｌ１ＩＩ電極線、５（５１〜５１
６）はＹ軸重極線、７１〜７１６は第１Ｘ軸端子、８．
１０．１２．１４は抵抗、９１〜９１６は第２Ｘ軸端子
、１１１〜１１１６１ｔｆ−第１Ｙ軸端子、１３１〜１
３１６は第２Ｙ軸端子、１５　ａ　〜１５　ｄＵ第１　
Ｑ）信号線、１６８〜１６ｄは第２の信号線、１７８〜
１７ｄは第６の信号線、１８ａ〜１８ｄは第４の信号線
、１９はマトリックススイッチ、２１はデコーダである
。（１７）第３図第４図

Claims

【特許請求の範囲】１、　互の間に空隙が存する＝うに平行配置され少なく
とも一方が可撓性全備えた第１及び第２の基板を有し、
前記第１の基板上ＶＣＸ軸方向へ延びるように平行配列
されたｍ本のＸ＠＠極線と前記第２の基板ＪニーｖｃＹ
軸方向へ延びるように平行配列されたｎ木のＹ＠電電線
線を前記空４を介して直交配列することＶＣより構成さ
れたマトリックススイッチにおいて、前記Ｘ細電極線及
びＹ＠＠極線の各一方の端部に夫々抵抗奮発して接続さ
れたｍ個の第１Ｘ軸端子及びｎ個の第１Ｙ軸端子を設け
ると共に、前記Ｘ＠＠極線及びＹ細電極線の各他方の端
部に夫々抵抗會介して接続されたｍ個の第２Ｘ軸端子及
びｎ個の第２Ｙ軸端子を設け、前記第１Ｘ＠端子全複数
群に区分してその各群を夫々に対応して設けられた第１
の信号線に接続し、前記第２Ｘ軸端子をこれらのうち前
記第１Ｘ軸端子（１）の各群に対応した各グループから１個ずつ抽出して組合
せることＶＣニジ複数群に区分してその各群を夫々ＶＣ
列応して設けられた第２の信号線ｙｃ接続し、前記第１
Ｙ軸端子を複数群に区分してその各群全夫々に対応して
設けられた第６の信号線ＶＣ接続し、前記第２Ｙ軸端子
全こｈらのうち前記第１Ｙ輔端子の各群に対応した各グ
ル−プから１個ずつ抽出して組合せることＶＣより複数
＃に区分してその各群全夫々に対応して設けられた第４
の信号線ＹＣ接綬したこと？特徴とするマトリックスス
イッチ。