JPS59119388A - 画像メモリ制御方式 - Google Patents
画像メモリ制御方式Info
- Publication number
- JPS59119388A JPS59119388A JP57226967A JP22696782A JPS59119388A JP S59119388 A JPS59119388 A JP S59119388A JP 57226967 A JP57226967 A JP 57226967A JP 22696782 A JP22696782 A JP 22696782A JP S59119388 A JPS59119388 A JP S59119388A
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- address
- data
- display
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、図形処理システムにおける画像メモリ制御
方式に関するものである。
方式に関するものである。
画像処理システムにおいて、表示装置としてラスクスキ
ャンタイプのディスプレイを使用する場合、画面情報を
記憶するフレームバッファとして専用のICメモリ(以
下、画像メモリと称する)を使用する方式が大部分を占
める。上記システムにおいて、画イ象データを表示する
とき、画像データベース(外部記憶装置)から表示領域
のデータを取り出し、物理座標に変換してから上記画像
メモリへ聾込み所望のデータを表示している。
ャンタイプのディスプレイを使用する場合、画面情報を
記憶するフレームバッファとして専用のICメモリ(以
下、画像メモリと称する)を使用する方式が大部分を占
める。上記システムにおいて、画イ象データを表示する
とき、画像データベース(外部記憶装置)から表示領域
のデータを取り出し、物理座標に変換してから上記画像
メモリへ聾込み所望のデータを表示している。
上述した様に従来、画像メモリの物理的なアドレスに対
応して表示を行なうため、画像メモリ領域外のスクロー
ル(表示領域の移動)に対し、画像メモリ領域外のデー
タを全て入れ換え、再栴成する必要がある。従って、そ
の処理に多大な時間を要し、システム性能に与える影響
が大きかった。
応して表示を行なうため、画像メモリ領域外のスクロー
ル(表示領域の移動)に対し、画像メモリ領域外のデー
タを全て入れ換え、再栴成する必要がある。従って、そ
の処理に多大な時間を要し、システム性能に与える影響
が大きかった。
本発明はこのような従来の画像メモリ制御方式の欠点を
除去するためになされたもので、その目的は、スクロー
ルの際の時間ロスを短縮すると共に、表示データの抽出
に論理座標値をそのまま使用可能な画像メモリ制御方式
を提供することである0 〔発明の概要〕 そこで、本発明では、画像メモリの制御部に与えられた
アドレス中の必要ビット分のアドレスを取り出し、これ
を画像メモリの読み出し書き込みに使用し、アドレス更
新により画像メモリが持つアドレスをオーバーすると、
画像メモリのアクセス開始アドレスへ戻るようにアドレ
ス更新を行う手段を設け、外部記憶装置のアドレスと表
示装置に対するアドレスとを一元化して制t11するよ
うにした。
除去するためになされたもので、その目的は、スクロー
ルの際の時間ロスを短縮すると共に、表示データの抽出
に論理座標値をそのまま使用可能な画像メモリ制御方式
を提供することである0 〔発明の概要〕 そこで、本発明では、画像メモリの制御部に与えられた
アドレス中の必要ビット分のアドレスを取り出し、これ
を画像メモリの読み出し書き込みに使用し、アドレス更
新により画像メモリが持つアドレスをオーバーすると、
画像メモリのアクセス開始アドレスへ戻るようにアドレ
ス更新を行う手段を設け、外部記憶装置のアドレスと表
示装置に対するアドレスとを一元化して制t11するよ
うにした。
以下、図面を参照して本発明の実施例を詳しく説明する
。
。
第1図は、本発明の方式を採用したシステムのブロック
図である。同図?こおいて、1はCPUを示す。このC
PU1からは、バス2が延び、画像メモリ部3及び表示
装置4がこのバス2に接続されている。画像メモリ部6
は、表示装面4の1画面分(例えば、512 X 51
2画素分)の容量を有する。また、画像メモリ部6内に
は、データの入出力を行う側内部が含まれる。また、画
像)モリ部3と表示製置4とは、ディスプレイ表示用の
信号線5で接続され、データ送出可能である。また、C
PU1は外部記憶装置6からデータを読み出し可能とな
っている。
図である。同図?こおいて、1はCPUを示す。このC
PU1からは、バス2が延び、画像メモリ部3及び表示
装置4がこのバス2に接続されている。画像メモリ部6
は、表示装面4の1画面分(例えば、512 X 51
2画素分)の容量を有する。また、画像メモリ部6内に
は、データの入出力を行う側内部が含まれる。また、画
像)モリ部3と表示製置4とは、ディスプレイ表示用の
信号線5で接続され、データ送出可能である。また、C
PU1は外部記憶装置6からデータを読み出し可能とな
っている。
今、例えば、外部記憶装置乙に画像メモリ単位サイズの
プログラム管理領域(16ビツト系で128×128ブ
ロツク)が第2図のように存在するものとし、当初にお
いて、画像メモリ31(第6図)に(o to)、(0
,511)、(511、511)、(511,0)で囲
まれる第2図の斜線のデータが転送されたとする。この
ときは、CPU1が16ビツトで読み出すときに16ビ
ツ1−中の下位9ビツトはそのまま画像メモリ部6の制
御部が用いる。
プログラム管理領域(16ビツト系で128×128ブ
ロツク)が第2図のように存在するものとし、当初にお
いて、画像メモリ31(第6図)に(o to)、(0
,511)、(511、511)、(511,0)で囲
まれる第2図の斜線のデータが転送されたとする。この
ときは、CPU1が16ビツトで読み出すときに16ビ
ツ1−中の下位9ビツトはそのまま画像メモリ部6の制
御部が用いる。
ところが、今、第4図の破線のように(8,8)、(8
,519)、(519、519)、(519、8)で囲
まれる領域のデータを転送しようとすると、CPU1は
16ビツト系のアドレスをそのまま用いてデータ転送を
行う。これに対し、画像メモリ部3内の制御部は16ビ
ツトのアドレス中9ビット分だけを用いるものとする。
,519)、(519、519)、(519、8)で囲
まれる領域のデータを転送しようとすると、CPU1は
16ビツト系のアドレスをそのまま用いてデータ転送を
行う。これに対し、画像メモリ部3内の制御部は16ビ
ツトのアドレス中9ビット分だけを用いるものとする。
すると、制御部が第4図の(S 、S)からXアドレス
を更新しく512゜8)となると、図のCの領域に入る
が、(512。
を更新しく512゜8)となると、図のCの領域に入る
が、(512。
8)は9ビツト分では(078)であり、以下(519
、8)は9ビツト分では(7,8)となり、以下Xアド
レスを更新して同様なデータ転送及び画像メモリ部6内
の制御部によるデータ格納処理が行なイつれる。これに
よって、画像メモリ61内には、第4図のA、B、C,
D領域部分のデータが、第5図のように格納されること
になる。
、8)は9ビツト分では(7,8)となり、以下Xアド
レスを更新して同様なデータ転送及び画像メモリ部6内
の制御部によるデータ格納処理が行なイつれる。これに
よって、画像メモリ61内には、第4図のA、B、C,
D領域部分のデータが、第5図のように格納されること
になる。
また、このように格納されたデータの表示を行う場合に
は、CPU1から起動がかけられ、アドレス(ata)
からアドレス(519、519)にかけて読み出すよう
に命令が与えられる。従って、画像メモリ部6の制御部
は、ちょうどデータを格納した場合と同様に、(8,8
)、(q t a )、(10,8)・・・(511,
8)、([+ 、a)、(1゜8)・・(7,8)、(
8,9)・・・のようにアドレスを更新し、データを信
号線5を介して表示装置4へ送出する。
は、CPU1から起動がかけられ、アドレス(ata)
からアドレス(519、519)にかけて読み出すよう
に命令が与えられる。従って、画像メモリ部6の制御部
は、ちょうどデータを格納した場合と同様に、(8,8
)、(q t a )、(10,8)・・・(511,
8)、([+ 、a)、(1゜8)・・(7,8)、(
8,9)・・・のようにアドレスを更新し、データを信
号線5を介して表示装置4へ送出する。
従って、これによって、データの格納状態は第5図のよ
うにデータの折り返しが生じているが、表示されるデー
タは、第4図のように外部記憶装置乙に存在したときの
状態で表示される。
うにデータの折り返しが生じているが、表示されるデー
タは、第4図のように外部記憶装置乙に存在したときの
状態で表示される。
以上の説明において、画像メモリ部内の制御部は、与エ
ラれた16ビツトアドレス中の必要ビット(9ヒノトン
分のアドレスを取り出し画4mメモリのアクセスに使用
する手段を有するものとし、具体的には、例えば、ファ
ームウェアで実現された手段を有する。
ラれた16ビツトアドレス中の必要ビット(9ヒノトン
分のアドレスを取り出し画4mメモリのアクセスに使用
する手段を有するものとし、具体的には、例えば、ファ
ームウェアで実現された手段を有する。
尚、以上の説明では、画信号にのみついて説明したが、
キャラクタコードにより画面の編集処理を行う場合に応
用できる。又、画面編集のときには、適当な初期アドレ
スを与えることにより、制御部がデータ読み出しを第4
図第5図で説明したように行う。
キャラクタコードにより画面の編集処理を行う場合に応
用できる。又、画面編集のときには、適当な初期アドレ
スを与えることにより、制御部がデータ読み出しを第4
図第5図で説明したように行う。
以上説明したように、本発明によれば、仮想論皿座標値
をそのまま表示データの抽出に使用するために、データ
ベースの管理をそのまま表示画面の扱いに適用すること
ができ、管理方式が容易になる。
をそのまま表示データの抽出に使用するために、データ
ベースの管理をそのまま表示画面の扱いに適用すること
ができ、管理方式が容易になる。
つまり、画像メモリの物理サイズを全く魚識せずに運用
することが可能である。まだ、スクロール表示に際して
も、実際の画像メモリのアドレスを考慮して全データの
入れ換えは不要であり、先頭アドレスを与えると自動的
にアクセス開始した先頭アドレスへ戻る動作が行なわれ
るから、時間を短縮できる。
することが可能である。まだ、スクロール表示に際して
も、実際の画像メモリのアドレスを考慮して全データの
入れ換えは不要であり、先頭アドレスを与えると自動的
にアクセス開始した先頭アドレスへ戻る動作が行なわれ
るから、時間を短縮できる。
第1図は本発明を採用したシステムのブロック図、第2
図は外部記憶装置内のデータを示す図、第6図第5図は
画像メモリ内のデータを示す図、第4図は外部記憶装置
内の一部のデータを示す図である。 1・・・CPU、2・・・バス、6・・・画像メモリ部
、4・・・表示装置、6・・・外部記憶装置代理人 弁
理士 則 近 恵 佑(ほか1名)第1図 第2図 第3図 第4図 第5図
図は外部記憶装置内のデータを示す図、第6図第5図は
画像メモリ内のデータを示す図、第4図は外部記憶装置
内の一部のデータを示す図である。 1・・・CPU、2・・・バス、6・・・画像メモリ部
、4・・・表示装置、6・・・外部記憶装置代理人 弁
理士 則 近 恵 佑(ほか1名)第1図 第2図 第3図 第4図 第5図
Claims (1)
- 所定容量の画像メモリと該画像メモリの読み出し書き込
み制御を行う制御部とを少なくとも有する画像メモリシ
ステムにおいて、前記制御部に、与えられたアドレス中
の必要ビット分のアドレスを取り出し前記画像メモリの
読み出し書き込みに使用し、上記画像メモリが物理的に
持つアドレスを超えると上記画像メモリのアクセス開始
アドレスへ戻るようにアドレス更新を行う手段を設け、
外部記憶装置のアドレスと表示装置に対するアドレスと
を一元化して制御するようにしたことを特徴とする画像
メモリ制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57226967A JPS59119388A (ja) | 1982-12-27 | 1982-12-27 | 画像メモリ制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57226967A JPS59119388A (ja) | 1982-12-27 | 1982-12-27 | 画像メモリ制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59119388A true JPS59119388A (ja) | 1984-07-10 |
Family
ID=16853424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57226967A Pending JPS59119388A (ja) | 1982-12-27 | 1982-12-27 | 画像メモリ制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59119388A (ja) |
-
1982
- 1982-12-27 JP JP57226967A patent/JPS59119388A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5307471A (en) | Memory controller for sub-memory unit such as disk drives | |
US4423479A (en) | Cache/disk subsystem with acquire write command | |
JPH0355832B2 (ja) | ||
JPS59119388A (ja) | 画像メモリ制御方式 | |
JP2892001B2 (ja) | 画像検策表示装置 | |
JPS59178487A (ja) | デイスプレイ装置 | |
JPS58136093A (ja) | 表示制御装置 | |
JPH0550013B2 (ja) | ||
JP2964504B2 (ja) | 文書処理装置 | |
JPS6138987A (ja) | Crt制御装置 | |
JP3371000B2 (ja) | Vramデータ格納方法 | |
JPH10254781A (ja) | 補助記憶装置 | |
JPS63115251A (ja) | デイスクキヤツシユ制御装置 | |
JPS6122391A (ja) | 表示装置の複写制御方式 | |
JP2829051B2 (ja) | 文字表示方式 | |
JPH02257282A (ja) | 作表処理装置 | |
JPS59231587A (ja) | 表示制御方法 | |
JPS592074A (ja) | 画像メモリへの文字書込み方式 | |
JPS61276042A (ja) | メモリ制御装置 | |
JPH04199284A (ja) | ディスプレイ装置 | |
JPS58208782A (ja) | 表示制御装置 | |
JPH02299076A (ja) | イメージデータ上下反転方式 | |
JPS62110690A (ja) | 大容量フアイルアクセス方式 | |
JPH0642139B2 (ja) | 動画表示装置 | |
JPS62202242A (ja) | 仮想デイスク装置のマツピング方式 |