JPS59116862A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS59116862A JPS59116862A JP57232392A JP23239282A JPS59116862A JP S59116862 A JPS59116862 A JP S59116862A JP 57232392 A JP57232392 A JP 57232392A JP 23239282 A JP23239282 A JP 23239282A JP S59116862 A JPS59116862 A JP S59116862A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- circuit
- address
- outputs
- setting register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する分野〕
本発明はマイクロコンビ二一夕に関し、特に任意に設定
したアドレス空間内で任意に設定した命令が実行される
毎に外部にストローブ信号を出力するマイクロコンビ具
−夕に関する。
したアドレス空間内で任意に設定した命令が実行される
毎に外部にストローブ信号を出力するマイクロコンビ具
−夕に関する。
従来、マイクロコ／ピ二−タの命令実行の様子をトレー
スする方法として各命令の最初のマシンサイクル（以下
Ｍ１と記す）または、リード信号やライト信号等のスト
ローブ信号に同期してマイクロコンピュータの各端子の
状態をランダムアクセスメモリ（以下ＲＡＭと記す）に
記憶させ、後でそのＲ，ＡＭの内容を読出し、命令がど
のような手順で実行されたかを知ることにょシブログラ
ムのデバッグを行っていた。しかし、このような方法は
各命令を実行するごとに各端子の状態がＲＡＭに書込ま
れるので大容量のＲＡＭを必要とした。
スする方法として各命令の最初のマシンサイクル（以下
Ｍ１と記す）または、リード信号やライト信号等のスト
ローブ信号に同期してマイクロコンピュータの各端子の
状態をランダムアクセスメモリ（以下ＲＡＭと記す）に
記憶させ、後でそのＲ，ＡＭの内容を読出し、命令がど
のような手順で実行されたかを知ることにょシブログラ
ムのデバッグを行っていた。しかし、このような方法は
各命令を実行するごとに各端子の状態がＲＡＭに書込ま
れるので大容量のＲＡＭを必要とした。
例えば、６４の端子をもつマイクロコンピュータに対し
１０００ステツプのトレースを行うとすればＭｌ、リー
ド信号、ライト信号のどれをストローブ信号に使うかに
拘らず６４にビットのＲＡＭが必要となる。また、従来
の方法では、ある特定の命令のみのトレースは非常に難
しい。すなわち、ある特定の命令が実行された時のみＲ
ＡＭに端子の状態を曹込む事によりトレースを行うとす
れば。
１０００ステツプのトレースを行うとすればＭｌ、リー
ド信号、ライト信号のどれをストローブ信号に使うかに
拘らず６４にビットのＲＡＭが必要となる。また、従来
の方法では、ある特定の命令のみのトレースは非常に難
しい。すなわち、ある特定の命令が実行された時のみＲ
ＡＭに端子の状態を曹込む事によりトレースを行うとす
れば。
外部に命令をデコードする回路が必要となり回路が大き
くなりコストもかかり信頼性的にも問題があるという欠
点があった。
くなりコストもかかり信頼性的にも問題があるという欠
点があった。
本発明の目的は、上記欠点を除き、任意に設定さｎｆｃ
アドレス空間内で任意に設定さｎたある特定の命令を実
行した時にのみ外部にストローブ信号を出力することに
より、比較的小容量のＲＡＭによりトレース可能な、ま
たアドレスデコーダ回路や命令デコーダ回路を外部に付
加することなくトレース可能なマイクロコンピュータを
提供することにある。
アドレス空間内で任意に設定さｎたある特定の命令を実
行した時にのみ外部にストローブ信号を出力することに
より、比較的小容量のＲＡＭによりトレース可能な、ま
たアドレスデコーダ回路や命令デコーダ回路を外部に付
加することなくトレース可能なマイクロコンピュータを
提供することにある。
本発明のマイクロコンピュータは、アドレス情報を記憶
するアドレス設定レジスタと、読出し専用メモリに格納
さｎている命令のうちの一部の命令情報を記憶する命令
設定レジスタと、前記読出し専用メモリからの命令をそ
の命令の実行完了まで一時的に記憶する命令レジスタと
、該命令レジスタの出力と前記命令設定レジスタの出力
が一致したときのみ有効な信号を出力する第１の比較回
路と、プログラムカウンタが前記アドレス設定レジスタ
に記憶されているアドレス情報によって指定されるアド
レス空間内のプログラムメモリを指定している時のみ有
効な信号を出力する第２の比較回路と、前記第１の比較
Ｎ路と第２の比較回路の出力が一致したときのみ有効な
信号を出力するアンド回路と、該アンド回路の出力を受
けてストローブ信号を出力するストローブ信号制御回路
とを含んで構成される。
するアドレス設定レジスタと、読出し専用メモリに格納
さｎている命令のうちの一部の命令情報を記憶する命令
設定レジスタと、前記読出し専用メモリからの命令をそ
の命令の実行完了まで一時的に記憶する命令レジスタと
、該命令レジスタの出力と前記命令設定レジスタの出力
が一致したときのみ有効な信号を出力する第１の比較回
路と、プログラムカウンタが前記アドレス設定レジスタ
に記憶されているアドレス情報によって指定されるアド
レス空間内のプログラムメモリを指定している時のみ有
効な信号を出力する第２の比較回路と、前記第１の比較
Ｎ路と第２の比較回路の出力が一致したときのみ有効な
信号を出力するアンド回路と、該アンド回路の出力を受
けてストローブ信号を出力するストローブ信号制御回路
とを含んで構成される。
本発明の実施例について図面を用いて説明する。
第１図は本発明の一実施例のブロック図である。
この実施例のマイクロコンピュータは、アドレス情報を
記憶するアドレス設定レジスタ１と、読出し専用メモリ
（以下ＲＯＭと記す）５に格納されている命令のうちの
一部の命令情報を記憶する命令設定レジスタ３と、 Ｒ
，０Ｍ５からの命令をその命令の実行完了まで一時的に
記憶する命令レジスタ４と、この命令レジスタ４の出力
と命令設定レジスタ３の出力が一致したときのみ有効な
信号を出力する第１の比較回路７と、プログラムカウン
タ２が記アドレス設定レジスタに記憶されているアドレ
ス情報によって指定されるアドレス空間内のプログラム
メモリを指定している時のみ有効な信号を出力する第２
の比較回路６と、第１の比較回路７と第２の比較回路６
の出力が一致したときのみ有効な信号を出力するアンド
回路８と、このアンド回路８の出力を受けてストローブ
信号を出力するストローブ信号制御回路９とを含んで構
成される。
記憶するアドレス設定レジスタ１と、読出し専用メモリ
（以下ＲＯＭと記す）５に格納されている命令のうちの
一部の命令情報を記憶する命令設定レジスタ３と、 Ｒ
，０Ｍ５からの命令をその命令の実行完了まで一時的に
記憶する命令レジスタ４と、この命令レジスタ４の出力
と命令設定レジスタ３の出力が一致したときのみ有効な
信号を出力する第１の比較回路７と、プログラムカウン
タ２が記アドレス設定レジスタに記憶されているアドレ
ス情報によって指定されるアドレス空間内のプログラム
メモリを指定している時のみ有効な信号を出力する第２
の比較回路６と、第１の比較回路７と第２の比較回路６
の出力が一致したときのみ有効な信号を出力するアンド
回路８と、このアンド回路８の出力を受けてストローブ
信号を出力するストローブ信号制御回路９とを含んで構
成される。
５−
次にこの＄施例の動作について説明する。
アドレス設定レジスタ１は例えば二つのアドレレスを設
定する。一つのアドレスは、任意に設定されるアドレス
空間の最初のアドレスを示し、もう一つのアドレスは最
後のアドレスを示す。プログラムカウンタ２は次に読み
出されるプログラムメモリのアドレスを指定する。命令
設定レジスタ３はＲＵＭ ５に格納されている命令のう
ちトレースしたい命令の命令コードを格納する。命令レ
ジスタ４はＲＵＭ ５に記憶された命令を、その命令の
実行が完了するまで一時的に命令コードを格納する。
定する。一つのアドレスは、任意に設定されるアドレス
空間の最初のアドレスを示し、もう一つのアドレスは最
後のアドレスを示す。プログラムカウンタ２は次に読み
出されるプログラムメモリのアドレスを指定する。命令
設定レジスタ３はＲＵＭ ５に格納されている命令のう
ちトレースしたい命令の命令コードを格納する。命令レ
ジスタ４はＲＵＭ ５に記憶された命令を、その命令の
実行が完了するまで一時的に命令コードを格納する。
ＲＯＭ５は命令コードを格納しておくためのプログラム
メモリである。第２の比較回路６は、２のプログラムカ
ウンタ値がアドレス設定レジスタ１によって決定される
アドレス空間内にある時有効な信号を出力する。第１の
比較回路７は命令レジスタ４の命令コードが命令設定レ
ジスタ３に設定した命令コードに等しい時有効な信号を
出力する。
メモリである。第２の比較回路６は、２のプログラムカ
ウンタ値がアドレス設定レジスタ１によって決定される
アドレス空間内にある時有効な信号を出力する。第１の
比較回路７は命令レジスタ４の命令コードが命令設定レ
ジスタ３に設定した命令コードに等しい時有効な信号を
出力する。
第１及び第２の比較回路６，７から共に有効な信号が出
力された時にのみアンド回路８から有効な６− 信号が出力される。アンド回路８から有効な信号が出力
されるとストローブ信号制御回路９はタイミング制御回
路】０に制御され一定の区間ストローブ信号を発生する
。
力された時にのみアンド回路８から有効な６− 信号が出力される。アンド回路８から有効な信号が出力
されるとストローブ信号制御回路９はタイミング制御回
路】０に制御され一定の区間ストローブ信号を発生する
。
本発明によれば次のような効果が得られる。第１に、従
来のトレースの代用として使用した場合。
来のトレースの代用として使用した場合。
すなわち、プログラム全体に亘って使用されている命令
コードを命令設定レジスタに設定し、その命令の実行の
様子をトレースすることによりプログラム全体をおおま
かにトレースする場合、トレースするためのメモリは、
従来の方法より小容量で済むという効果が得られる。第
２に、プログラムのデバッグ時、ある番地までプログラ
ムが走ったかどうか確認したい場合、ストローブ信号に
同期してランプを点燈させるようにすれば簡単に確認す
ることができる。しかもこの場合、従来必要であったア
ドレスデコード回路は不要になるという効果も得られる
。第３に、命令設定レジスタに設定した命令コードを実
行した時ストローブ信号７− を出すことができるので、ある命令を実行した時外部回
路をコントロールすることが容易になＱ。
コードを命令設定レジスタに設定し、その命令の実行の
様子をトレースすることによりプログラム全体をおおま
かにトレースする場合、トレースするためのメモリは、
従来の方法より小容量で済むという効果が得られる。第
２に、プログラムのデバッグ時、ある番地までプログラ
ムが走ったかどうか確認したい場合、ストローブ信号に
同期してランプを点燈させるようにすれば簡単に確認す
ることができる。しかもこの場合、従来必要であったア
ドレスデコード回路は不要になるという効果も得られる
。第３に、命令設定レジスタに設定した命令コードを実
行した時ストローブ信号７− を出すことができるので、ある命令を実行した時外部回
路をコントロールすることが容易になＱ。
しかも、従来必要であった命令デコード回路が不９にな
るという効果が得られる。
るという効果が得られる。
以上詳細に説明したように１本発明によれば。
比較的小容量のＲＡＭでトレースが可能であり。
またアドレスデコーダ回路や命令デコーダ回路を外部に
付加する必要がなくスペース及びコストの両面において
も有利なマイクロコンビーータが得られるのでその効果
は大きい。
付加する必要がなくスペース及びコストの両面において
も有利なマイクロコンビーータが得られるのでその効果
は大きい。
第１図は本発明の一実施例のブロック図である。
Claims (1)
- 【特許請求の範囲】 アドレス情報を記憶するアドレス設定レジスタと、読出
し専用メモリに格納されている命令のうちの一部の命令
情報を記憶する命令設定レジスタと、前記読出し専用メ
モリからの命令をその命令の実行完了まで一時的に記憶
する命令レジスタと。 該命令レジスタの出力と前記命令設定レジスタの出力が
一致したときのみ有効な信号を出力する第１の比較回路
と、プログラムカウンタが前記アドレス設定レジスタに
記憶されているアドレス情報によって指定さｎるアドレ
ス空間内のプログラムメモリを指定している時のみ有効
な信号を出力する第２の比較回路と、前記第１の比較回
路と第２の比較回路の出力が一致したときのみ有効な信
号を出力するアンド回路と、該アンド回路の出力を受け
てストローブ信号を出方するストローブ信号制御回路と
を含むことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57232392A JPS59116862A (ja) | 1982-12-23 | 1982-12-23 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57232392A JPS59116862A (ja) | 1982-12-23 | 1982-12-23 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59116862A true JPS59116862A (ja) | 1984-07-05 |
Family
ID=16938519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57232392A Pending JPS59116862A (ja) | 1982-12-23 | 1982-12-23 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59116862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01120251U (ja) * | 1988-02-05 | 1989-08-15 |
-
1982
- 1982-12-23 JP JP57232392A patent/JPS59116862A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01120251U (ja) * | 1988-02-05 | 1989-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59116862A (ja) | マイクロコンピユ−タ | |
| JPS63217452A (ja) | メモリアクセスタイミング設定方式 | |
| JPS59104800A (ja) | 画像メモリのパリテイ・チエツク方式 | |
| JP2906680B2 (ja) | マイクロコンピュータ | |
| JPS5938861A (ja) | メモリアクセス方式 | |
| JPH0226252B2 (ja) | ||
| JPH0452842A (ja) | メモリチェック方式 | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPH0716189Y2 (ja) | ブレーク回路 | |
| JPH09223065A (ja) | メモリ容量テスト方法およびコンピュータ・システム | |
| JP2705359B2 (ja) | トレース回路 | |
| JPH0398119A (ja) | 記憶装置 | |
| US6507884B1 (en) | Microcomputer with multiple memories for storing data | |
| JPS63307543A (ja) | デバッグ装置 | |
| JPS6243789A (ja) | Ｉｃカ−ドの試験方法 | |
| JPS6346858B2 (ja) | ||
| JPS63257044A (ja) | プログラマブルメモリマツピング方式 | |
| JPH07122814B2 (ja) | シ−ケンスコントロ−ラ | |
| JPH0315948A (ja) | アドレスバス試験方式 | |
| JPH01166144A (ja) | ファームウェア・プログラムのデバッグ方式 | |
| JPS617947A (ja) | 制御記憶装置 | |
| JP2001273163A (ja) | エミュレータ | |
| JPH09293014A (ja) | メモリの記憶容量の認識方法 | |
| JPS61133097A (ja) | メモリ書込み方式 | |
| JPH03122735A (ja) | 汎用キャッシュメモリコントローラ |