JPS59116805A - シ−ケンス制御装置 - Google Patents
シ−ケンス制御装置Info
- Publication number
- JPS59116805A JPS59116805A JP22606282A JP22606282A JPS59116805A JP S59116805 A JPS59116805 A JP S59116805A JP 22606282 A JP22606282 A JP 22606282A JP 22606282 A JP22606282 A JP 22606282A JP S59116805 A JPS59116805 A JP S59116805A
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- ram8
- writing
- monitoring
- main frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の１−ゆ犯ｍ牟やり
本発明は超速動作が必要なシステムにおいて、動作状態
のモニターやプログラム定数の髪更に好適なシーケンス
制御装置に関する。
のモニターやプログラム定数の髪更に好適なシーケンス
制御装置に関する。
マイクロコンピュータ等ヲ使用したシーケンス制御装置
において従来から種々の工夫により処理時間（スキャニ
ング時ＩａＩ）の短縮が図られてきたが、動作状態のモ
ニターを行う場合割込み等でモニタ指令分与えると、そ
の関連動作を行’Ｉｆｃめ処理時間が長くなる欠点があ
った。またモニター同容にも処理時間の点から制限雀加
えられていた。プロクラム定数のｉ更の場合も同様であ
る。
において従来から種々の工夫により処理時間（スキャニ
ング時ＩａＩ）の短縮が図られてきたが、動作状態のモ
ニターを行う場合割込み等でモニタ指令分与えると、そ
の関連動作を行’Ｉｆｃめ処理時間が長くなる欠点があ
った。またモニター同容にも処理時間の点から制限雀加
えられていた。プロクラム定数のｉ更の場合も同様であ
る。
本発明の目的は上記欠点を除去しシーケンス制御装置の
処理時間を延す事な（、豊富なモニタやプログラム定数
の変更が行なえるシーケンス制御装置を提供することに
ある。
処理時間を延す事な（、豊富なモニタやプログラム定数
の変更が行なえるシーケンス制御装置を提供することに
ある。
シーケンス制御装置の適用範囲の拡大にともない処理時
間短縮の必要性≠；強まり、又操作性の面かち入出力状
態、内部出力、タイマー及びカウンター等豊富なモニタ
ーの有効性も強い、微調整の必要からプログラム定数の
ｑ更も必要であり、この様な相反する仕様を満足するた
めに本発明は考案されたものである。
間短縮の必要性≠；強まり、又操作性の面かち入出力状
態、内部出力、タイマー及びカウンター等豊富なモニタ
ーの有効性も強い、微調整の必要からプログラム定数の
ｑ更も必要であり、この様な相反する仕様を満足するた
めに本発明は考案されたものである。
以下、本発明の実施例を説明する。第４囚に従来の方式
のブロックダイヤグラムを示す、１の本体は処理を連続
して行なっており、オペレータ≠２モニターを行う場合
１３のキーボードにより指令するとモニタ部のＣＰＵけ
７のインターフェース回路を通して本体のＣＰＵにモニ
ターに必要ナデータを要求する。ここで本体は処理を一
端中断しモニターに必要なデー４１をモニタ一部に送る
。この究め本体の処理時間ば長（なるし送信できるデー
タ量にも限度値２生じる。
のブロックダイヤグラムを示す、１の本体は処理を連続
して行なっており、オペレータ≠２モニターを行う場合
１３のキーボードにより指令するとモニタ部のＣＰＵけ
７のインターフェース回路を通して本体のＣＰＵにモニ
ターに必要ナデータを要求する。ここで本体は処理を一
端中断しモニターに必要なデー４１をモニタ一部に送る
。この究め本体の処理時間ば長（なるし送信できるデー
タ量にも限度値２生じる。
第２図は大発明の一実施例である。本体が処理を行っと
き入出力状態やタイマー、カウンター状態ｆｔＲＡＭに
書込み（読出し）を行ら≠ｚ１この時本体内のＲＡＭ（
８−１）に書込むと同時にモニタ一部のＲＡＭｒ８−；
ｌにも書込む様にする。
き入出力状態やタイマー、カウンター状態ｆｔＲＡＭに
書込み（読出し）を行ら≠ｚ１この時本体内のＲＡＭ（
８−１）に書込むと同時にモニタ一部のＲＡＭｒ８−；
ｌにも書込む様にする。
両方のＲＡＭの１ドレスを一致させておけば書込み時間
は余分に必要としないから愛らない。オペレータがモニ
ター情報ら場合１３′のキーボードにより指令すると、
モニタ部のＣＰＵけ本体１よりモニタ一部２のＲＡＭ（
８−２）への書込みｔ中断し、モニタ一部のＣＰＵより
ＲＡＭ（８−２）を読出し動作状態を判定し、結果を６
の表示回路にだす、本体の処理は引続き行なわれており
処理時Ｎけ長（ならない。モニターは目視Ｍ認であり、
ｑ 。
は余分に必要としないから愛らない。オペレータがモニ
ター情報ら場合１３′のキーボードにより指令すると、
モニタ部のＣＰＵけ本体１よりモニタ一部２のＲＡＭ（
８−２）への書込みｔ中断し、モニタ一部のＣＰＵより
ＲＡＭ（８−２）を読出し動作状態を判定し、結果を６
の表示回路にだす、本体の処理は引続き行なわれており
処理時Ｎけ長（ならない。モニターは目視Ｍ認であり、
ｑ 。
モニタ一部のＲＡＭ（８−２）読出し中データが更新さ
れな（でも影響はない。さらにモニターに必要なデータ
は全てＲＡＭＫあるのでモニター情報に制限がない。
れな（でも影響はない。さらにモニターに必要なデータ
は全てＲＡＭＫあるのでモニター情報に制限がない。
第３図は本発明の別の実施例である。動作は第２図とほ
ぼ同じであるがＲＡＭを見かけ上２個持って（Ａるが実
際には１個しか持っていない。本体のＣＰＵ≠ＺＲＡＭ
をリード、ライトするのけ処理動作の一定時間だけなの
で、１クセスしない時間とモニタ一部よりリード動作を
行内ものである。この方式Ｔけモニタ一部の代りにプロ
グラム部を接続しプロゲリム定数の貧更も可能となる。
ぼ同じであるがＲＡＭを見かけ上２個持って（Ａるが実
際には１個しか持っていない。本体のＣＰＵ≠ＺＲＡＭ
をリード、ライトするのけ処理動作の一定時間だけなの
で、１クセスしない時間とモニタ一部よりリード動作を
行内ものである。この方式Ｔけモニタ一部の代りにプロ
グラム部を接続しプロゲリム定数の貧更も可能となる。
本発明によれば、本体（主制御部）とモニタ一部等でメ
モリーを共用することにより本体の処理時間に影響を与
゛えずモニター動作やブロゲリミング動作ができ、モニ
ター内容にも制限のないシーケンス制御表＃を構成する
ものである。
モリーを共用することにより本体の処理時間に影響を与
゛えずモニター動作やブロゲリミング動作ができ、モニ
ター内容にも制限のないシーケンス制御表＃を構成する
ものである。
第４図は従来方式のブロックダイヤグラムを１、 Ａ
。 第２図は本発明の一実施例のブロックダイヤグラムを、
第３図は別の実施例のプロヘソクダイヤグラムである。 １・・・水体←主制御部）、２・・・モニタ部、３・・
・ＣＰＵ部、４・・・入力回路、５・・・出力回路、６
・・・表示回路、７・・・インターフェース回Ｌ ８・
・・ＲＡＭ、９・・・ＲＯＭ、１０・・・コントロール
Ｍ、１１・・・テドレスーデータバス線、１２・・・接
続線、１３’・・キー入力回路、１４・・・バス切換回
路、１５・・・パス切換制御部。〔図中でダッシュ付符
号はいづれもモニタ部に属するブロックを示す〕 ６４ 。 一画火′孟−］・
。 第２図は本発明の一実施例のブロックダイヤグラムを、
第３図は別の実施例のプロヘソクダイヤグラムである。 １・・・水体←主制御部）、２・・・モニタ部、３・・
・ＣＰＵ部、４・・・入力回路、５・・・出力回路、６
・・・表示回路、７・・・インターフェース回Ｌ ８・
・・ＲＡＭ、９・・・ＲＯＭ、１０・・・コントロール
Ｍ、１１・・・テドレスーデータバス線、１２・・・接
続線、１３’・・キー入力回路、１４・・・バス切換回
路、１５・・・パス切換制御部。〔図中でダッシュ付符
号はいづれもモニタ部に属するブロックを示す〕 ６４ 。 一画火′孟−］・
Claims (1)
- 水体とモニタ部又はプログラミング部とでメモリーを共
用し、モニタ操作又はプログラミング操作時に本体の動
きとは別個ＶＣモニタ動作又はプログラミング動作がな
されるよりに構成したことを特徴とするシーケンス制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22606282A JPS59116805A (ja) | 1982-12-24 | 1982-12-24 | シ−ケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22606282A JPS59116805A (ja) | 1982-12-24 | 1982-12-24 | シ−ケンス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59116805A true JPS59116805A (ja) | 1984-07-05 |
Family
ID=16839199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22606282A Pending JPS59116805A (ja) | 1982-12-24 | 1982-12-24 | シ−ケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59116805A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174862A (ja) * | 1986-01-28 | 1987-07-31 | Hitachi Ltd | マルチプロセツサによる制御装置 |
| JPH01134501A (ja) * | 1987-11-19 | 1989-05-26 | Fanuc Ltd | Ｐｃのプログラム編集方式 |
| JPH04270401A (ja) * | 1991-02-07 | 1992-09-25 | Mitsubishi Electric Corp | プログラマブルコントローラ |
| JPH08202415A (ja) * | 1995-01-23 | 1996-08-09 | Yaskawa Electric Corp | プログラミング装置のプログラム更新検出方法 |
-
1982
- 1982-12-24 JP JP22606282A patent/JPS59116805A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174862A (ja) * | 1986-01-28 | 1987-07-31 | Hitachi Ltd | マルチプロセツサによる制御装置 |
| JPH01134501A (ja) * | 1987-11-19 | 1989-05-26 | Fanuc Ltd | Ｐｃのプログラム編集方式 |
| JPH04270401A (ja) * | 1991-02-07 | 1992-09-25 | Mitsubishi Electric Corp | プログラマブルコントローラ |
| JPH08202415A (ja) * | 1995-01-23 | 1996-08-09 | Yaskawa Electric Corp | プログラミング装置のプログラム更新検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59116805A (ja) | シ−ケンス制御装置 | |
| US4680634A (en) | System for processing picture information | |
| JPS6154508A (ja) | 数値制御装置 | |
| JPH02310786A (ja) | マイクロコンピュータ | |
| US5726895A (en) | Combined two computer system | |
| JPH01258105A (ja) | Ｐｃのプログラム表示方式 | |
| JPH07244571A (ja) | 動画ウインドウ表示装置 | |
| JPH02310738A (ja) | マイクロプロセッサｉｃ | |
| JPH0548474B2 (ja) | ||
| JPS62119635A (ja) | プログラム表示方式 | |
| JPS62103738A (ja) | プログラマブルコントロ−ラ | |
| JPS62266604A (ja) | リモ−ト・プログラミング・コンソ−ル装置 | |
| JPS6182248A (ja) | メモリ内容のモニタ方法 | |
| JPH0484245A (ja) | 二重化記憶装置 | |
| JPS60195650A (ja) | デバツグ装置 | |
| JPH02100120A (ja) | グラフィック・ディスプレイ装置 | |
| JPH03131898A (ja) | 表示システム | |
| JPS59148903A (ja) | プロセス入出力制御装置 | |
| JPH02150932A (ja) | 情報処理装置 | |
| JPH01286057A (ja) | マイクロプロセッサ | |
| JPH0291741A (ja) | アドレスバスの切換制御方式 | |
| JPS63276637A (ja) | デバッグプログラム内メモリ内容演算処理方式 | |
| JPS6198446A (ja) | 制御レジスタ | |
| JPH03189802A (ja) | プログラマブル・コントローラの上位リンクユニット | |
| JPS62187217A (ja) | トレントグラフ表示記録装置 |