JPH01134501A - Ｐｃのプログラム編集方式 - Google Patents
Ｐｃのプログラム編集方式Info
- Publication number
- JPH01134501A JPH01134501A JP62292920A JP29292087A JPH01134501A JP H01134501 A JPH01134501 A JP H01134501A JP 62292920 A JP62292920 A JP 62292920A JP 29292087 A JP29292087 A JP 29292087A JP H01134501 A JPH01134501 A JP H01134501A
- Authority
- JP
- Japan
- Prior art keywords
- program
- editing
- user program
- flag
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- SEPPVOUBHWNCAW-FNORWQNLSA-N (E)-4-oxonon-2-enal Chemical compound CCCCCC(=O)\C=C\C=O SEPPVOUBHWNCAW-FNORWQNLSA-N 0.000 description 1
- LLBZPESJRQGYMB-UHFFFAOYSA-N 4-one Natural products O1C(C(=O)CC)CC(C)C11C2(C)CCC(C3(C)C(C(C)(CO)C(OC4C(C(O)C(O)C(COC5C(C(O)C(O)CO5)OC5C(C(OC6C(C(O)C(O)C(CO)O6)O)C(O)C(CO)O5)OC5C(C(O)C(O)C(C)O5)O)O4)O)CC3)CC3)=C3C2(C)CC1 LLBZPESJRQGYMB-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰＣ（プログラマブル・コントローラ）のプロ
グラム編集方式に関し、特にＰＣのユーザプログラムを
実行中にユーザプログラムの実行を中仕することなく、
編集できるＰＣのプログラム編集方式に関する。
グラム編集方式に関し、特にＰＣのユーザプログラムを
実行中にユーザプログラムの実行を中仕することなく、
編集できるＰＣのプログラム編集方式に関する。
ＰＣ（プログラマブル・コントローラ）では、一般にラ
ダープログラム等のユーザプログラムはプログラム完成
後はＥＰＲＯＭ等に書込まれて、装置に実装される。し
かし、ユーザプログラムの作成、デバッグ中は書き替え
可能なバッテリバックアップされたＲＡＭに格納される
。
ダープログラム等のユーザプログラムはプログラム完成
後はＥＰＲＯＭ等に書込まれて、装置に実装される。し
かし、ユーザプログラムの作成、デバッグ中は書き替え
可能なバッテリバックアップされたＲＡＭに格納される
。
もし、ユーザプログラムを実行中にユーザプログラムを
書き換えると、実行のための命令フェッチで誤った命令
を読み出して、誤動作する。そのために、運転中はユー
ザプログラムのメモリには書込みができないようにプロ
テクトをしている。
書き換えると、実行のための命令フェッチで誤った命令
を読み出して、誤動作する。そのために、運転中はユー
ザプログラムのメモリには書込みができないようにプロ
テクトをしている。
このために、ユーザプログラムの変更のために一旦、ユ
ーザプログラムの運転を停止し、再度運転モードにする
必要がある。運転を停止し、再開するのにはパラメータ
等の設定等が必要であり、操作が煩雑で、時間もかかる
。さらに、運転停止することにより、ＰＣ（プログラマ
ブル・コントローラ）に接続された他の機器にも影響を
与え、運転を再開するのに、相当の時間を要する。
ーザプログラムの運転を停止し、再度運転モードにする
必要がある。運転を停止し、再開するのにはパラメータ
等の設定等が必要であり、操作が煩雑で、時間もかかる
。さらに、運転停止することにより、ＰＣ（プログラマ
ブル・コントローラ）に接続された他の機器にも影響を
与え、運転を再開するのに、相当の時間を要する。
本発明の目的は上記問題点を解決し、ＰＣのユーザプロ
グラムを実行中にユーザプログラムの実行を中止するこ
となく、編集できるＰＣのプログラム編集方式を提供す
ることにある。
グラムを実行中にユーザプログラムの実行を中止するこ
となく、編集できるＰＣのプログラム編集方式を提供す
ることにある。
本発明では上記の問題点を解決するために、ＰＣ（７’
ログラマブル・コントローラ）のユーザプログラムを実
行中に該ユーザプログラムを編集するＰＣのプログラム
編集方式において、前記ユーザプログラムを記憶するＲ
ＡＭと、前記ユーザプログラムの編集要求があったこと
を通知する編集要求通知手段と、 前記ユーザプログラムの編集要求通知があったときに、
命令フェッチを停止する停止制御手段と、命令フェフチ
が停止されたときに、前記ユーザプログラムの編集を実
行する編集実行手段と、前記編集が終了したことを通知
する編集終了通知手段と、 を有することを特徴とするＰＣのプログラム編集方式が
、 提供される。
ログラマブル・コントローラ）のユーザプログラムを実
行中に該ユーザプログラムを編集するＰＣのプログラム
編集方式において、前記ユーザプログラムを記憶するＲ
ＡＭと、前記ユーザプログラムの編集要求があったこと
を通知する編集要求通知手段と、 前記ユーザプログラムの編集要求通知があったときに、
命令フェッチを停止する停止制御手段と、命令フェフチ
が停止されたときに、前記ユーザプログラムの編集を実
行する編集実行手段と、前記編集が終了したことを通知
する編集終了通知手段と、 を有することを特徴とするＰＣのプログラム編集方式が
、 提供される。
ユーザプログラムの編集要求があると、命令フェッチを
停止し、命令フェッチが停止されたことを通知する。
停止し、命令フェッチが停止されたことを通知する。
この命令フェッチ停止を、確認してから要求された編集
を実行し、編集が終了したことを通知する。
を実行し、編集が終了したことを通知する。
編集の終了を通知すると命令フェッチが再開され、ユー
ザプログラムの実行が開始される。
ザプログラムの実行が開始される。
これらの制御はプログラムの内部で自動的に行われるの
で、プログラマからみると、ユーザプログラムの実行の
停止、再開等の手順が不要になる。
で、プログラマからみると、ユーザプログラムの実行の
停止、再開等の手順が不要になる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図に本発明の一実施例のＰＣのプログラム編集方式
のブロック図を示す。図において、ｌはユーザプログラ
ムの編集を制御するプロセッサである。２はユーザプロ
グラムを実行するプロセッサである。３はＰＣ（プログ
ラマブル・コントローラ）の管理プログラムが格納され
ているＲＯＭである。４はプロセッサ１とプロセッサ２
の共有ＲＡＭである。４１はフラッグＦ１であり、ユー
ザブーログラムの編集要求があったことを示し、プロセ
ッサ１によって、書込まれる。４２はフラッグＦ２であ
り、命令フェッチを停止したことを表し、プロセッサ２
によって書込まれる。４３はユーザプログラムであり、
ここではラダー形式で作成されたラダープログラムであ
る。４４は人出力信号用のメモリであり、入出力信号が
記憶されている。
のブロック図を示す。図において、ｌはユーザプログラ
ムの編集を制御するプロセッサである。２はユーザプロ
グラムを実行するプロセッサである。３はＰＣ（プログ
ラマブル・コントローラ）の管理プログラムが格納され
ているＲＯＭである。４はプロセッサ１とプロセッサ２
の共有ＲＡＭである。４１はフラッグＦ１であり、ユー
ザブーログラムの編集要求があったことを示し、プロセ
ッサ１によって、書込まれる。４２はフラッグＦ２であ
り、命令フェッチを停止したことを表し、プロセッサ２
によって書込まれる。４３はユーザプログラムであり、
ここではラダー形式で作成されたラダープログラムであ
る。４４は人出力信号用のメモリであり、入出力信号が
記憶されている。
５はプログラマ用のインターフェイスであり、６はプロ
グラマであり、ラダープログラム４３の編集操作を行う
。６１は表示装置であり、６２はキーボードである。７
は入出力回路（１０）であり、外部との入出力信号の授
受を行う。
グラマであり、ラダープログラム４３の編集操作を行う
。６１は表示装置であり、６２はキーボードである。７
は入出力回路（１０）であり、外部との入出力信号の授
受を行う。
ここで、プロセッサ２はラダープログラム（ＬＰ）４３
を実行して、入出力回路（１０）７から入力信号を読み
取り、演算処理をして、出力信号を出力し、これを連続
的に実行している。
を実行して、入出力回路（１０）７から入力信号を読み
取り、演算処理をして、出力信号を出力し、これを連続
的に実行している。
プログラマはラダープログラム（ＬＰ）４３を編集した
いときは、表示装置（ＤＰ）６１を見ながら、キーボー
ド６２から編集内容を入力する。
いときは、表示装置（ＤＰ）６１を見ながら、キーボー
ド６２から編集内容を入力する。
プロセッサ１は、編集入力があると、フラッグ（Ｆｌ）
４１をオンにして、編集要求があったことを通知し、プ
ロセッサ２はフラッグ（Ｆｌ）４１を見て、命令フェッ
チを停止し、フラッグ（Ｆ２）をオンにする。プロセッ
サ１はフラッグ（Ｆ２）４２がオンなったことを確認し
て、ラダープログラム（ＬＰ）４３の内容を編集し、フ
ラッグ（Ｆｌ）４１をオフにする。プロセッサ２はフラ
ッグ（Ｆｌ）４１がオフになったことを見て、フラッグ
（Ｆ２）４２をオフにして、命令フェッチを再開する。
４１をオンにして、編集要求があったことを通知し、プ
ロセッサ２はフラッグ（Ｆｌ）４１を見て、命令フェッ
チを停止し、フラッグ（Ｆ２）をオンにする。プロセッ
サ１はフラッグ（Ｆ２）４２がオンなったことを確認し
て、ラダープログラム（ＬＰ）４３の内容を編集し、フ
ラッグ（Ｆｌ）４１をオフにする。プロセッサ２はフラ
ッグ（Ｆｌ）４１がオフになったことを見て、フラッグ
（Ｆ２）４２をオフにして、命令フェッチを再開する。
次にこの動作の詳細をフローチャート図を基に説明する
。第２図にプロセッサ１の動作のフローチャートを示す
。図において、Ｓに続く数値はステップ番号である。
。第２図にプロセッサ１の動作のフローチャートを示す
。図において、Ｓに続く数値はステップ番号である。
〔Ｓ１〕キーボード６２を読む。
〔Ｓ２〕キーボード６２のからの入力があったか調べる
。入力があればＳ３へ、なければＳｌへいく。
。入力があればＳ３へ、なければＳｌへいく。
〔Ｓ３〕ラダープログラムの編集を行うか調べる。
編集をするならＳ４へ、行わないならＳｌへいく。
〔Ｓ４〕フラツグ（Ｆｌ）をｒＩＪにセントする。
〔Ｓ５〕フラツグ（Ｆ２）が’ＩＪか調べる。
’ＩＪであれば、Ｓ６へそうでなければ命令フェッチが
行われているので、「１」になるまで待つ。
行われているので、「１」になるまで待つ。
〔Ｓ６〕ラダープログラムの内容を要求に合わせて、編
集する。
集する。
〔Ｓ７〕フラツグ（Ｆｌ）をオフにする。
〔Ｓ８〕フラツグ（Ｆ２）が’ＯＪか調ベル。
’ＯＪであれば、Ｓｌへいき、そうでなければ、「０」
になるまで待つ。
になるまで待つ。
次にプロセッサ２の動作の詳細をフローチャート図を基
に説明する。第３図にプロセッサ２の動作ノフローチャ
ートを示す。図において、Ｓに続く数値はステップ番号
である。
に説明する。第３図にプロセッサ２の動作ノフローチャ
ートを示す。図において、Ｓに続く数値はステップ番号
である。
（Ｓｌｌ）フラッグ（Ｆｌ）が「１」か調べる。
「１」ならＳ１４へ、’ＩＪでなければ５１２へいく。
［３１２］入出力回路（１０）７から人力信号を読み取
り、入出力信号メモリ （ＩＯＭ）４４に転送し、出力
信号を入出力信号メモリ （［ＯＭ）４４から入出力回
路（１０）７に出力する。
り、入出力信号メモリ （ＩＯＭ）４４に転送し、出力
信号を入出力信号メモリ （［ＯＭ）４４から入出力回
路（１０）７に出力する。
［５１３）ラダープログラムの編集要求はないので、ラ
ダープログラム（ＬＰ）４３のの実行をする。
ダープログラム（ＬＰ）４３のの実行をする。
〔３１４］ フラッグ（Ｆｌ）がオンであるので、ラダ
ープログラムの編集要求があり、命令フェッチを停止し
、ラダープログラムの編集が可能であることを通知する
。
ープログラムの編集要求があり、命令フェッチを停止し
、ラダープログラムの編集が可能であることを通知する
。
（Ｓ１５）入出力回路（１０）７から入力信号を読み取
り、入出力信号メモリ （ＩＯＭ）４４に転送し、出力
信号を入出力信号メモリ （ＩＯＭ）４４から入出力回
路（１０）７に出力する。
り、入出力信号メモリ （ＩＯＭ）４４に転送し、出力
信号を入出力信号メモリ （ＩＯＭ）４４から入出力回
路（１０）７に出力する。
但し、ラダープログラムの編集が行われているので、ラ
ダープログラム（ＬＰ）の実行は行わない。
ダープログラム（ＬＰ）の実行は行わない。
（Ｓ１６）フラッグ（Ｆｌ）が「０」になったか調べる
。「０」なら編集は終了したので、Ｓ１７へいき、’Ｏ
ＪでなければＳ１５へいき入出力信号の転送のみを行う
。
。「０」なら編集は終了したので、Ｓ１７へいき、’Ｏ
ＪでなければＳ１５へいき入出力信号の転送のみを行う
。
（Ｓ１７）ラダープログラム（ＬＰ）の編集が終了して
おり、フラッグ（Ｆ２）をオフしてＳｌｌへ戻る。
おり、フラッグ（Ｆ２）をオフしてＳｌｌへ戻る。
このようにして、キーボード６２からラダープログラム
（ＬＰ）４３の編集要求があると、自動的にプロセッサ
１とプロセッサ２の間で、編集の要求と、命令フェッチ
の停止、ラダープログラムの編集が自動的に実行れれる
ので、プログラマはラダープログラムを実行しながら、
ラダープログラムの編集を、運転を停止せずに実行する
ことができる。
（ＬＰ）４３の編集要求があると、自動的にプロセッサ
１とプロセッサ２の間で、編集の要求と、命令フェッチ
の停止、ラダープログラムの編集が自動的に実行れれる
ので、プログラマはラダープログラムを実行しながら、
ラダープログラムの編集を、運転を停止せずに実行する
ことができる。
以上の説明では、ユーザプログラムはラダープログラム
であるが、他の形式で作成されたユーザプログラムでも
同様に処理することができる。
であるが、他の形式で作成されたユーザプログラムでも
同様に処理することができる。
また、２個のプロセッサで、ユーザプログラムの実行と
、編集の制御をそれぞれおこなっているが、１個のプロ
セッサでマルチタスクとして、ユーザプログラムの実行
と、編集の制御を行うこともできる。
、編集の制御をそれぞれおこなっているが、１個のプロ
セッサでマルチタスクとして、ユーザプログラムの実行
と、編集の制御を行うこともできる。
以上説明したように本発明では、ユーザプログラムの編
集を、命令フェッチを停止して、自動的に実行するよう
に構成したので、プログラマはユーザプログラムの運転
を停止することなり、編集することができる。また、編
集中に誤動作することもない。
集を、命令フェッチを停止して、自動的に実行するよう
に構成したので、プログラマはユーザプログラムの運転
を停止することなり、編集することができる。また、編
集中に誤動作することもない。
第１図は本発明の一実施例のＰＣのプログラム編集方式
のブロック図、 第２図はプロセッサ１の動作を示すフローチャート図、 第３図はプロセッサ２の動作を示すフローチャート図で
ある。 １− −−−−−−・−・プロセッサ ２ −・・・・−・−プロセッサ ４− ・−・−−−−−一共有ＲＡＭ ４１−−・−・−・−フラッグ１（Ｆｌ）４２−−−−
−−−・−フラッグ２ （Ｆ２）４１−−・−・−ラダ
ープログラム（ＬＰ）６・・−−一−−−・・−プログ
ラマ ６１ −・−・−・表示装置 ６２ ・−・−・−キーボード ７−−−−・−・−・入出力回路 特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖 第２図 第３図
のブロック図、 第２図はプロセッサ１の動作を示すフローチャート図、 第３図はプロセッサ２の動作を示すフローチャート図で
ある。 １− −−−−−−・−・プロセッサ ２ −・・・・−・−プロセッサ ４− ・−・−−−−−一共有ＲＡＭ ４１−−・−・−・−フラッグ１（Ｆｌ）４２−−−−
−−−・−フラッグ２ （Ｆ２）４１−−・−・−ラダ
ープログラム（ＬＰ）６・・−−一−−−・・−プログ
ラマ ６１ −・−・−・表示装置 ６２ ・−・−・−キーボード ７−−−−・−・−・入出力回路 特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖 第２図 第３図
Claims (4)
- （１）ＰＣ（プログラマブル・コントローラ）のユーザ
プログラムを実行中に該ユーザプログラムを編集するＰ
Ｃのプログラム編集方式において、前記ユーザプログラ
ムを記憶するＲＡＭと、前記ユーザプログラムの編集要
求があったことを通知する編集要求通知手段と、 前記ユーザプログラムの編集要求通知があったときに、
命令フェッチを停止する停止制御手段と、命令フェッチ
が停止されたときに、前記ユーザプログラムの編集を実
行する編集実行手段と、前記編集が終了したことを通知
する編集終了通知手段と、 を有することを特徴とするＰＣのプログラム編集方式。 - （２）前記ユーザプログラムはラダープログラムである
ことを特徴とする特許請求の範囲第１項記載のＰＣのプ
ログラム編集方式。 - （３）前記ユーザプログラムの編集制御と、前記ユーザ
プログラムの実行は１個のプロセッサで制御するように
構成したことを特徴とする特許請求の範囲第１項記載の
ＰＣのプログラム編集方式。 - （４）前記ユーザプログラムの編集制御と、前記ユーザ
プログラムの実行はそれぞれ別個のプロセッサで行うこ
とを特徴とする特許請求の範囲第１項記載のＰＣのプロ
グラム編集方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292920A JPH01134501A (ja) | 1987-11-19 | 1987-11-19 | Ｐｃのプログラム編集方式 |
| PCT/JP1988/001062 WO1989005003A1 (en) | 1987-11-19 | 1988-10-19 | Method of editing a program for pc |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292920A JPH01134501A (ja) | 1987-11-19 | 1987-11-19 | Ｐｃのプログラム編集方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01134501A true JPH01134501A (ja) | 1989-05-26 |
Family
ID=17788113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62292920A Pending JPH01134501A (ja) | 1987-11-19 | 1987-11-19 | Ｐｃのプログラム編集方式 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH01134501A (ja) |
| WO (1) | WO1989005003A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014126917A (ja) * | 2012-12-25 | 2014-07-07 | Nec Engineering Ltd | 組み込みシステム及びｃｐｕ間通信方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02206805A (ja) * | 1989-02-07 | 1990-08-16 | Fanuc Ltd | パートプログラム実行方式 |
| GB0118492D0 (en) * | 2001-07-30 | 2001-09-19 | Renishaw Plc | A machine tool control process and apparatus therfor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342533A (en) * | 1976-09-30 | 1978-04-18 | Toshiba Corp | Interlock unit for memory content alteration |
| JPS5587204A (en) * | 1978-12-26 | 1980-07-01 | Komatsu Ltd | Sequential controller |
| JPS59116805A (ja) * | 1982-12-24 | 1984-07-05 | Hitachi Ltd | シ−ケンス制御装置 |
| JPS6030008B2 (ja) * | 1976-08-20 | 1985-07-13 | ソニー株式会社 | 再生装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6030008U (ja) * | 1983-07-30 | 1985-02-28 | 松下電工株式会社 | シ−ケンス制御装置 |
| JPS60150102A (ja) * | 1984-01-13 | 1985-08-07 | Hitachi Ltd | 調節計 |
| JPS60229106A (ja) * | 1984-04-27 | 1985-11-14 | Hitachi Ltd | リアルタイム修正型プログラマブルロジツクコントロ−ラ |
| JPS61143807A (ja) * | 1984-12-17 | 1986-07-01 | Mitsubishi Electric Corp | 編集機能付プログラミング装置 |
| JPS62152002A (ja) * | 1985-12-26 | 1987-07-07 | Yaskawa Electric Mfg Co Ltd | プログラマブルコントロ−ラ |
-
1987
- 1987-11-19 JP JP62292920A patent/JPH01134501A/ja active Pending
-
1988
- 1988-10-19 WO PCT/JP1988/001062 patent/WO1989005003A1/ja unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6030008B2 (ja) * | 1976-08-20 | 1985-07-13 | ソニー株式会社 | 再生装置 |
| JPS5342533A (en) * | 1976-09-30 | 1978-04-18 | Toshiba Corp | Interlock unit for memory content alteration |
| JPS5587204A (en) * | 1978-12-26 | 1980-07-01 | Komatsu Ltd | Sequential controller |
| JPS59116805A (ja) * | 1982-12-24 | 1984-07-05 | Hitachi Ltd | シ−ケンス制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014126917A (ja) * | 2012-12-25 | 2014-07-07 | Nec Engineering Ltd | 組み込みシステム及びｃｐｕ間通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1989005003A1 (en) | 1989-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0447685B1 (en) | Programmable controller | |
| JPH01134501A (ja) | Ｐｃのプログラム編集方式 | |
| JP3015793B1 (ja) | プログラマブルコントロ―ラ | |
| JPS6252609A (ja) | 数値制御方法 | |
| JPS59114602A (ja) | プログラマブルコントロ−ラ | |
| JP3260788B2 (ja) | ロボット制御装置及び方法 | |
| JPS5846442A (ja) | プログラマブル・コントロ−ラ | |
| JPH01156806A (ja) | Ｆａコントローラシステム | |
| JPH07210403A (ja) | タスク切換システム | |
| JPS63310003A (ja) | シ−ケンス制御方式 | |
| JPH0769847B2 (ja) | リラン時のジョブ制御方法 | |
| JPS6249502A (ja) | プログラマブルコントロ−ラ | |
| JPH04332003A (ja) | プログラマブルコントローラ | |
| JPS6344241A (ja) | 割込み処理装置 | |
| JPS63228341A (ja) | プログラム構文チエツク方式 | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JP2008040995A (ja) | プログラマブルコントローラ | |
| JPS61256445A (ja) | シ−ケンス制御装置 | |
| JPH01177613A (ja) | Ｎｃプログラム表示方式 | |
| JPH01220042A (ja) | 中央処理装置 | |
| JPH0370030A (ja) | 構成制御方式 | |
| JPH08263108A (ja) | プログラマブルコントローラ | |
| JPH03164945A (ja) | データ処理装置 | |
| JPH01263842A (ja) | プログラム実行監視システム | |
| JPS61148537A (ja) | 割込み制御処理方式 |