JPS5911643A - 誘電体分離基板 - Google Patents
誘電体分離基板Info
- Publication number
- JPS5911643A JPS5911643A JP11994682A JP11994682A JPS5911643A JP S5911643 A JPS5911643 A JP S5911643A JP 11994682 A JP11994682 A JP 11994682A JP 11994682 A JP11994682 A JP 11994682A JP S5911643 A JPS5911643 A JP S5911643A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- substrate
- width
- single crystal
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は誘電体分離基板に係り、特に、単結晶シリコン
に溝を設けこの溝を設けた而に熱酸化により誘電体膜を
形成しその上に基板支持用のポリシリコンを堆積させる
ことにより構成される誘電体分離基板に関するもので、
例えば高耐圧ＬＳＩ（大規模集積回路）に用いられる。
に溝を設けこの溝を設けた而に熱酸化により誘電体膜を
形成しその上に基板支持用のポリシリコンを堆積させる
ことにより構成される誘電体分離基板に関するもので、
例えば高耐圧ＬＳＩ（大規模集積回路）に用いられる。
Ｉ、Ｓ■を高耐圧化する方法として誘電体分離法が広（
採用されている。従来の誘電体分離基板は、。
採用されている。従来の誘電体分離基板は、。
第１図に示すように、単結晶シリコン１にエツチングに
より■溝２を設け、熱酸化により誘電体膜３、例えば５
ＩＯ２膜、をその上に形成し、さらにその上に基板支持
体としてのポリシリコン４を堆積させ、その後、単結晶
シリコン１の而（ポリシリコン堆積面とは反対側の面）
をＶ溝の先端部５まで研摩することによって、素子が形
成される部分の単結晶シリコン６を誘電体により分離す
る構成のものであった。分離された単結晶シリコン部分
の個々を島と呼んでいる。
より■溝２を設け、熱酸化により誘電体膜３、例えば５
ＩＯ２膜、をその上に形成し、さらにその上に基板支持
体としてのポリシリコン４を堆積させ、その後、単結晶
シリコン１の而（ポリシリコン堆積面とは反対側の面）
をＶ溝の先端部５まで研摩することによって、素子が形
成される部分の単結晶シリコン６を誘電体により分離す
る構成のものであった。分離された単結晶シリコン部分
の個々を島と呼んでいる。
しかし、上記した従来技術には次のような問題点があっ
た。即ち、分離のための溝をエツチングによって加工し
ていることから、シリコンの方位に対するエツチング特
性が出てきて、その基板深さ方向の断面形状が第１図に
示すようにＶ字状になってしまい、このために、素子形
成を可能とする単結晶の部分の面積が少なくなり、高価
な基板を有効に使えないという問題点があった。また、
エツチング加工は量産性に適しているとはいえ、機械加
工に比べると非常に生産性が悪（、エツチング加工に代
る新しい加工方式の実現が強く要望されていた。なお、
イオンエツチング法を適用することも考えられるが、高
耐圧ＬＳＩ用では単結晶シリコン島の深さを４０〜５０
μｍ前後にして分離する必要があるのに対して、イオン
エツチング法では、加工能率が約０．５〜２／１ｍ／ｈ
ｒと極めて悪く、生産性の点で実用化には適当でない。
た。即ち、分離のための溝をエツチングによって加工し
ていることから、シリコンの方位に対するエツチング特
性が出てきて、その基板深さ方向の断面形状が第１図に
示すようにＶ字状になってしまい、このために、素子形
成を可能とする単結晶の部分の面積が少なくなり、高価
な基板を有効に使えないという問題点があった。また、
エツチング加工は量産性に適しているとはいえ、機械加
工に比べると非常に生産性が悪（、エツチング加工に代
る新しい加工方式の実現が強く要望されていた。なお、
イオンエツチング法を適用することも考えられるが、高
耐圧ＬＳＩ用では単結晶シリコン島の深さを４０〜５０
μｍ前後にして分離する必要があるのに対して、イオン
エツチング法では、加工能率が約０．５〜２／１ｍ／ｈ
ｒと極めて悪く、生産性の点で実用化には適当でない。
本発明の目的は、従来技術でＱ上記した問題点を解決し
、分離のための溝を従来のＶ字状溝からＵ字状溝とする
ことで溝幅を極めて狭くすることができ、基板の有効利
用と、溝加工の高能率化を実現することのできる誘電体
分離基板を提供することにある。
、分離のための溝を従来のＶ字状溝からＵ字状溝とする
ことで溝幅を極めて狭くすることができ、基板の有効利
用と、溝加工の高能率化を実現することのできる誘電体
分離基板を提供することにある。
以下、図面により本発明を説明する。
第２図は本発明の一実施例の断面図であって、１１は単
結晶シリコン、１２は基板の深さ方向に細長い長方形を
その断１面形状として持つ分離溝、１３は分離溝１２が
設けられた側の単結晶シリコン１１の上に形成された誘
電体膜、１４はさらにその上に堆積された基板支持用の
ポリシリコン、１５は研摩境界面となる分離溝先端部、
１６は素子形成部分となる一単結晶シリコンである。
結晶シリコン、１２は基板の深さ方向に細長い長方形を
その断１面形状として持つ分離溝、１３は分離溝１２が
設けられた側の単結晶シリコン１１の上に形成された誘
電体膜、１４はさらにその上に堆積された基板支持用の
ポリシリコン、１５は研摩境界面となる分離溝先端部、
１６は素子形成部分となる一単結晶シリコンである。
分離溝１２の加工には例えばダイヤモンドブレードを工
具として使用する機械的加工を使用することができ、こ
れにより、数１０μｍの幅で溝を形成することができる
。分離溝１２を形成後、熱酸化により誘電体膜１３を形
成し、次に、ポリシリコン１４をＣＶＤ （ｃｈｅｍｉ
ｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；化学的気
相析出・法）などにより堆積し、そして単結晶シリコン
１１の面を、誘電体膜１３の上部が現われるまで研摩す
ることにより、素子を形成する部分の単結晶シリコン１
６が、誘電体により分離された島となる。
具として使用する機械的加工を使用することができ、こ
れにより、数１０μｍの幅で溝を形成することができる
。分離溝１２を形成後、熱酸化により誘電体膜１３を形
成し、次に、ポリシリコン１４をＣＶＤ （ｃｈｅｍｉ
ｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；化学的気
相析出・法）などにより堆積し、そして単結晶シリコン
１１の面を、誘電体膜１３の上部が現われるまで研摩す
ることにより、素子を形成する部分の単結晶シリコン１
６が、誘電体により分離された島となる。
上記のように、機械的加工により単結晶シリコン１１に
分離溝を作るので、従来のエツチング方式に比べて溝の
幅を小さくできる。従来のエツチング方式によるＶ字状
溝の最大幅は、設計する分離島の深さによって決まるも
のであるが島の深さが４０〜５０μｍの場合、はぼ６０
〜７０μｍであるのに対し、本発明の上記した実施例方
式によれば、２０〜３０μ２ｎの幅にすることができる
。従って、基板を有効に利用できるとともに、加工に量
産性がある。
分離溝を作るので、従来のエツチング方式に比べて溝の
幅を小さくできる。従来のエツチング方式によるＶ字状
溝の最大幅は、設計する分離島の深さによって決まるも
のであるが島の深さが４０〜５０μｍの場合、はぼ６０
〜７０μｍであるのに対し、本発明の上記した実施例方
式によれば、２０〜３０μ２ｎの幅にすることができる
。従って、基板を有効に利用できるとともに、加工に量
産性がある。
上記実施例で、は機械的加工によって幅の小さい溝を単
結晶シリコンに設けるとして説明したが、本発明の特徴
は基板の深さ方向に細長い長方形を断面形状に持つ溝を
設けることにあり、機械的加工のみでなく、レーザ加工
によっても同様な溝加工ができることは明らかである。
結晶シリコンに設けるとして説明したが、本発明の特徴
は基板の深さ方向に細長い長方形を断面形状に持つ溝を
設けることにあり、機械的加工のみでなく、レーザ加工
によっても同様な溝加工ができることは明らかである。
レーザ加工は近年、微細加工が可能となり、数μｍ程度
の加工ができるようになりつつある。
の加工ができるようになりつつある。
以」二説明したように、本発明によれば、従来のエツチ
ング方式によりＶｌ′＃を設けていたのに比べ、機械的
加工などにより容易に断面形状が長方形の溝が加工でき
、高価な誘電体分離基板上により多数の素子が形成でき
るとともに、加工も量産に最適な加工であり、量産化に
より基板価格そのものをも安価にできる利点がある。
ング方式によりＶｌ′＃を設けていたのに比べ、機械的
加工などにより容易に断面形状が長方形の溝が加工でき
、高価な誘電体分離基板上により多数の素子が形成でき
るとともに、加工も量産に最適な加工であり、量産化に
より基板価格そのものをも安価にできる利点がある。
第１図は従来の誘電体分離基板の断面図、第２図は本発
明の一実施例の断面図である。 符号の説明 １．１１・・・１１１結晶シリコン −２・・・Ｖ溝 ３．１３・・・誘電体膜 ４．１４・・・ポリシリコン ５．１５・・・研摩面となる先端部 ６．１６・・・素子形成部分となる単結晶シリコン】２
・・・長方形断面の分離溝 特許出願人 日本電信電話公社 代理人弁理士 中村純之助 第１図 第２図 ＝１８１
明の一実施例の断面図である。 符号の説明 １．１１・・・１１１結晶シリコン −２・・・Ｖ溝 ３．１３・・・誘電体膜 ４．１４・・・ポリシリコン ５．１５・・・研摩面となる先端部 ６．１６・・・素子形成部分となる単結晶シリコン】２
・・・長方形断面の分離溝 特許出願人 日本電信電話公社 代理人弁理士 中村純之助 第１図 第２図 ＝１８１
Claims (1)
- 単結晶シリコンに溝を設け、溝を設けた面に熱酸化によ
り誘電体膜を形成し、その上に基板支持用のポリシリコ
ンを堆積させることにより構成される誘電体分離基板に
おいて、前記の溝の断面形状を基板の深さ方向に細長い
長方形としたことを特徴とする誘電体分離基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11994682A JPS5911643A (ja) | 1982-07-12 | 1982-07-12 | 誘電体分離基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11994682A JPS5911643A (ja) | 1982-07-12 | 1982-07-12 | 誘電体分離基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5911643A true JPS5911643A (ja) | 1984-01-21 |
Family
ID=14774086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11994682A Pending JPS5911643A (ja) | 1982-07-12 | 1982-07-12 | 誘電体分離基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911643A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63287031A (ja) * | 1987-05-19 | 1988-11-24 | Fuji Electric Co Ltd | 誘電体分離ウエハの製造方法 |
| JPH01187836A (ja) * | 1988-01-22 | 1989-07-27 | Hitachi Ltd | 誘電体分離基板の製造方法 |
-
1982
- 1982-07-12 JP JP11994682A patent/JPS5911643A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63287031A (ja) * | 1987-05-19 | 1988-11-24 | Fuji Electric Co Ltd | 誘電体分離ウエハの製造方法 |
| JPH01187836A (ja) * | 1988-01-22 | 1989-07-27 | Hitachi Ltd | 誘電体分離基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0854500B1 (en) | Method of manufacturing a bonded substrate | |
| KR100420205B1 (ko) | 웨이퍼 제조 방법 | |
| JPS5911643A (ja) | 誘電体分離基板 | |
| WO1993001617A1 (en) | Method for the manufacture of a semiconductor component | |
| JP2001007090A (ja) | プラズマエッチング装置用フォーカスリング | |
| US7956441B2 (en) | Method of increasing the area of a useful layer of material transferred onto a support | |
| JPH01184927A (ja) | 大面積半導体基板の製造方法 | |
| KR20000028680A (ko) | 절연체 상 실리콘 기판 제조 방법 | |
| JPS6156843A (ja) | 静電吸着板 | |
| JP2001177096A (ja) | 縦型半導体装置の製造方法および縦型半導体装置 | |
| CN211992445U (zh) | 一种化学机械抛光垫 | |
| JPS6258541B2 (ja) | ||
| EP2164096B1 (en) | Method of smoothing the outline of a useful layer of material transferred onto a support substrate | |
| JPH0253942B2 (ja) | ||
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| GB1061060A (en) | Semiconductor structure and method | |
| JPH04322508A (ja) | 水晶振動子の製造方法 | |
| JPS6122475B2 (ja) | ||
| JPS6298639A (ja) | 誘電体分離基板の製造方法 | |
| KR20000021846A (ko) | 반도체 기판 제조방법 | |
| JPH04196340A (ja) | 誘電体分離基板 | |
| CN113133326A (zh) | Soi衬底的制造方法 | |
| JPH0254553A (ja) | 誘電体分離基板の製造方法 | |
| JPH02257652A (ja) | 誘電体分離基板の製造方法 | |
| JPS59106122A (ja) | 半導体装置の製造方法 |