JPH01187836A - 誘電体分離基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路基板に係り、特に、誘電体分
離基板に関する。

〔従来の技術〕

誘電体分離法により誘電体分離膜が形成されて構成され
た集積回路用の誘電体分離基板は、誘電体分離膜として
ＳｉＯ２膜のような絶縁性の良い物質を用いているため
、分離領域間の漏洩電流が小さく、寄生容量が小さい等
の長所を有している。

このような誘電体分離基板の構造と製法を以下図面によ
り説明する。

第３図（ａ）　、　（ｂ）は−船釣な誘電体分離基板の
構造を示す断面図及び正面図、第４図はその製造方法を
説明する図である。第３図（ａｌ、　（ｂ）及び第４図
において、１は単結晶シリコン島、２は多結晶シリコン
、３は絶縁膜であるＳｉ０ｇ膜、４は■形溝、１１は単
結晶シリコン、２１は多結晶シリコン表面である。

第３図（ａ）、山）に示す誘電体分離基板は、複数の単
結晶シリコン島１と、これらの単結晶シリコン島１を支
持する基板となる多結晶シリコン２と、単結晶シリコン
島１が多結晶シリコン２と接する部分に介在するＳｉＯ
□膜３とにより構成されており、このＳｉＯ□膜３は、
単結晶シリコン島１と多結晶シリコン２との間及び単結
晶シリコン島１相互間を絶縁している。従って、この誘
電体分離基板は、多数の単結晶シリコン島１が、Ｓ　ｉ
　０２膜３で絶縁され、多結晶シリコン２による保持材
の表面に、多結晶シリコン表面２１により、相互に重な
り合わないように配置された形状となる。

このような誘電体分離基板の製造方法の概略を第４図に
より説明する。

まず、単結晶シリコン１１の基板を用意し、単結晶シリ
コン島１相互間の分離領域となる部分にｖ形の溝４をエ
ツチングにより形成し、その後、溝４の溝壁を含む単結
晶シリコン１１の基板表面にＳｉＯ□膜３を形成する。

次に、このＳｉＯ□膜３上に気相成長法等により、多結
晶シリコン２を堆積する。その後、単結晶シリコン１１
の基板をその裏面より研摩法等により、線５の位置まで
除去する。

前述のような製造方法により、第３図（ａｌ、　（ｂｌ
に示す構造を有する誘電体分離基板を製造することがで
きるが、この誘電体分離基板は、該基板を構成している
単結晶シリコン１１と多結晶シリコン２との熱膨張係数
の差により、製造後湾曲を生じるという問題点を有する
。

このような問題点を解決した従来技術として、例えば、
特開昭６０−１６５７３７号公報等に記載された技術が
知られている。この従来技術は、前述の製造方法におい
て、多結晶シリコンを気相成長法により堆積する際、原
料ガス中に酸素源ガスを混入し、堆積される多結晶シリ
コンを変性多結晶シリコンとするものである。変性多結
晶シリコンとは、酸素分子が多結晶シリコンの粒界に介
在するため、この粒界でシリコン原子の移動が阻止され
、多結晶シリコンの結晶粒子が敵手となったものである
。

〔発明が解決しようとする課題〕

前記従来技術は、単結晶シリコン島を保持する多結晶シ
リコンを変性多結晶シリコンとすることにより、誘電体
分離基板の寄生容量を低下させることができるという効
果を奏するが、その容量値が基板毎にばらつき、そのた
め、このような誘電体分離基板上に集積回路を形成した
場合、この寄生容量値のばらつきにより、寄生容量に起
因する集積回路の特性にばらつきが生じ、半導体集積回
路装置の製造上の歩留りを低下させてしまう。

本発明の目的は、寄生容量のばらつきのない誘電体分離
基板を提供することにあり、また、その製造方法を提供
することにあり、さらに、製造途中において、不良誘電
体分離基板を排除するための検査法を提供することにあ
る。

〔課題を解決するための手段〕

前述した変性多結晶シリコンを用いた誘電体分離基板に
おける寄生容量のばらつきの原因は、本発明者等が調査
した結果、・多結晶シリコンの結晶粒の大きさ、特に、
単結晶シリコン島近傍の多結晶シリコンの結晶粒の大き
さによることが分かった。以下、多結晶シリコンの結晶
粒の基板内での分布の様子、結晶粒の大きさと寄生容量
の関係、寄生容量の値と形成された半導体集積回路のｄ
ｖ／ｄｔ不良率についての調査結果を図面により説明す
る。

第５図（ａｌ、　（ｂ）は多結晶シリコンの変性状況を
模型的に示す断面図、第６図はサイリスクを含む半導体
集積回路のｄ　ｖ　／　ｄ　を特性による集積回路の不
良率と、単結晶シリコン島相互間の静電容量との関係の
測定結果を示す図、第７図は単結晶シリコン島相互間の
静電容量と多結晶シリコンの粒径との関係の測定結果を
示す図である。

第５図（ａ）は多結晶シリコン１１の結晶粒が微小な場
合を示しており、その結晶粒は、特に、単結晶シリコン
島ｌの近傍２１１で微小な繊維状を呈し、これに隣接す
る大部分の領域２２で霜柱状組織を呈する。また、第５
図（ｂｌは多結晶シリコン１１の結晶粒が比較的大きな
場合を示しており、その結晶粒は、単結晶シリコン島１
の近傍３１１で微小な繊維状組織ではな（、比較的大き
な粒状組織を呈し、これに隣接する大部分の領域３２で
霜柱状Ｍｉ織を呈する。

そして、第５図（ａｌに示した誘電体分離基板は、第５
図（ｂｌに示した誘電体骨ｉ？ｉｎ基板より、その寄生
容量値が小さい。また、前記従来技術の方法により誘電
体分離基板を製造した場合、第５図（ａｌに示すような
多結晶シリコンの粒状組織を有する場合と、第５図（ｂ
）に示すような多結晶シリコンの粒状組織を有する場合
とが混在し、これにより、寄生容量のばらつきが生じて
いることがわかった。

一方、このような誘電体分離基板上にサイリスクを含む
集積回路を形成した場合、その集積回路のｄｖ／ｄｔ特
性による集積回路の不良率と、単結晶シリコン島相互間
の静電容量との関係を調査すると、第６図に示すような
測定結果を得ることができた。この測定結果により、集
積回路のｄｖ／ｄＬ不良率は、単結晶シリコン島相互間
の静電容量が小さくなるほど少なくなり、特に、この静
電容量が０．５ＰＦ以下の場合、集積回路のｄｖ／ｄｔ
不良がほとんど発生しないことがわかった。

また、単結晶シリコン島近傍における多結晶シリコンの
結晶組織を非破壊で観測する方法として、基板面表面の
単結晶シリコン島相互間の多結晶シリコン表面２１に現
われる結晶組織を観測して推定可能であることがわかり
、この多結晶シリコン表面に現われる多結晶シリコンの
最大粒径と、単結晶シリコン島相互間の静電容量との関
係を調査した結果、第７図に示すような測定結果を得る
ことができた。この測定結果により、単結晶シリコン島
相互間の静電容量は、前述の多結晶シリコンの最大粒径
が小さいほど小さくなり、特に、多結晶シリコンの最大
粒径が１０μｍ以下の場合に、単結晶シリコン島相互間
の静電容量を０．５ＰＦ以下にできることがわかった。

前述した調査の結果による知見に基づき、本発明は、前
述の目的を次のようにして達成することができる。すな
わち、前述した本発明の目的は、基板面の多結晶シリコ
ンの粒径を１０μｍ以下とすること、そのため多結晶シ
リコンを成長させる際に、原料蒸気に炭酸ガスを混合し
て多結晶シリコンを成長させることにより達成され、さ
らに、基板表面に露出する多結晶シリコン表面を観測し
、不良基板を排除することにより達成される。

〔作用〕

単結晶シリコン島を支持する多結晶シリコンを気相成長
させる際に、水素と三塩化シラン蒸気に炭酸ガスを混合
することにより、多結晶シリコンの粒径を１０μｍ以下
とすることができ、これにより、単結晶シリコン島相互
間の静電容量の小さいばらつきのない誘電体分離基板を
得ることができる。また、集積回路を該基板上に形成す
る前に、基板面上の多結晶シリコンの粒径を観測するこ
とにより、不良基板を排除することが可能となり、不良
集積回路を形成するという無駄をなくすことができる。

〔実施例〕

以下、本発明による誘電体分離基板の一実施例を図面に
より詳細に説明する。

第１図（ａｌは本発明の一実施例を示す断面図、第１図
（ｂｌはその平面図、第２図（８１，（ｂ）は基板表面
に露出する多結晶シリコンの表面形状を示す図であり、
図の符号は第３図、第５図の場合と同一である。

本発明による誘電体骨ｉ４基板の一実施例は、第１図（
ａｌ、　（ｂ）に示すように、複数の単結晶シリコン島
ｌと、これらの単結晶シリコン島ｌを支持する基板とな
る多結晶シリコン２と、単結晶シリコン島１が多結晶シ
リコン２と接する部分に介在するＳｉＯ２膜３とにより
構成されており、このＳｉＯ□膜３により、単結晶シリ
コン島１と多結晶シリコン２との間及び単結晶シリコン
島１相互間が絶縁されている。そして、多結晶シリコン
２の単結晶シリコン近傍の部分２１１は、その多結晶シ
リ、ジンの粒径が１０μｍ以下に形成される。

このような誘電体分離基板の製造は、第４図により説明
した従来技術の場合と同様に行われるが、５ｉＯｚ膜３
上に気相成長法により多結晶シリコンを成長させる方法
が従来技術の場合と相異している。すなわち、本発明に
よる多結晶シリコン２の形成は、単結晶シリコン１１を
１０００６Ｃ以上、好ましくは１２００℃とし、多結晶
シリコンの堆積スピードが５μｍ／ｍｉｎとなる流量で
水素と三塩化シラン藩気を送りながら、この混合ガスに
、三塩化シラン蒸気流量の５％の流量の炭酸ガスをさら
に混合し、この混合ガスにより多結晶シリコンを形成す
るように行われる。この結果、基板全面にわたって、多
結晶シリコン粒径が１０μｍ以下の多結晶シリコンを得
ることができる。

このようにして製造された誘電体分離基板面における単
結晶シリコン島ｌ相互間に露出する多結晶シリコン部２
１の表面は、第２図（ａｌ、　（ｂ）に示すような多結
晶シリコン２のシリコン粒子が現われるが、単結晶シリ
コン１１を研摩除去して誘電体分離基板を製造する工程
では、その基板表面が鏡面を呈し、多結晶シリコン２の
結晶組織を検査することができない。そこで本発明では
、前述の研摩除去の工程途中で、公知のジルトル（Ｓｉ
ｒｔｏｌ）エツチングにより組織を出現させ、多結晶シ
リコン２の結晶組織を接眼測微計を装備した金属顕微鏡
で観察し、視野の中で最も大きな結晶粒の粒径を測定す
ることにより不適基板を集積回路形成前に摘出排除する
。

すなわち、金属顕微鏡による検査の結果、第２図（ａｌ
に示すように、結晶組織における結晶粒径の最大のもの
の粒径が１０μｍ以下であるような基板は、集積回路形
成のために用いられ、第２図（ｂｌに示すように、結晶
粒径が１０μｍ以上あると認められるものについては排
除する。この金属顕微鏡による検査において、最大の結
晶粒径が、１０μｍ以下の確認を行うためには、結晶粒
全体が基板表面に現われる必要があり、また、基板表面
の単結晶シリコン島相互間の距離が短い部分では、結晶
粒が自然的に大きくなりに（いため、正確な判断を行う
必要上、単結晶シリコン島１相互間の距離は、少なくと
も２５μｍ以上必要となる。

前述のような基板表面の単結晶シリコン島ｌの間に露出
した多結晶シリコンの結晶粒径が１０μｍ以下である本
発明の一実施例の誘電体分離基板上に、サイリスクを搭
載した集積回路を形成したとき、その集積回路は、ｄ　
ｖ　／　ｄ　を耐量が２０００　Ｖ　／μｓｅｃという
大きな値となり、ｄｖ／ｄｔ不良による誤動作を起こす
ことのないものであった。

〔発明の効果〕

以上説明したように、本発明によれば、誘電体分離基板
における寄生容量のばらつきをなくすことができ、かつ
、その確認を、基板表面に露出する多結晶シリコン表面
を観測することにより行うことが可能となり、その際、
不適な誘電体分離基板を排除することが可能となる。

【図面の簡単な説明】

第１図（ａｌ、　（ｈｌは本発明の一実施例を示す断面
図及び平面図、第２図（ａ）、　（ｂ）は基板表面に露
出する多結晶シリコン表面形状を示す図、第３図（ａ）
、　＋ｂｌは一般的な誘電体分離基板の構造を示す断面
図及び正面図、第４図はその製造方法を説明する図、第
５図（ａ）、　（ｂｌは多結晶シリコンの変性状況を模
型的に示す断面図、第６図はサイリスクを含む半導体集
積回路のｄｖ／ｄｔ特性による集積回路の不良率と、単
結晶シリコン島相互間の静電容量との関係の測定結果を
示す図、第７図は単結晶シリコン島相互間の静電容量と
多結晶シリコンとの関係の測定結果を示す図である。 １−−−−−一単結晶シリコン島、２−・−−−一多結
晶シリコン、３−−−−−〜ＳｉＯ□膜、４−−−−−
−−　Ｖ形溝、１１−単結晶シリジン、２１−・−・多
結晶シリコン表面。 第１図 （ａ） （ｂ〕 第２図 （Ｑ） （ｂ） 第３図 （ｂ） 第４図 第５図 （Ｃ） （ｂ）

Claims (1)

1. 【特許請求の範囲】 １、多結晶シリコン板面上に絶縁膜を介し、かつ互いに
   離間して複数の単結晶シリコン島が配置されて構成され
   る誘電体分離基板において、基板面の単結晶シリコン島
   の近傍の多結晶シリコンの結晶粒の直径の最大長が１０
   μｍ以下であることを特徴とする誘電体分離基板。 ２、前記基板面の単結晶シリコン島間の幅が２５μｍ以
   上であることを特徴とする特許請求の範囲第１項記載の
   誘電体分離基板。 ３、前記多結晶シリコンは、１０００℃以上好ましくは
   １２００℃とした単結晶シリコン上に、堆積スピード５
   μｍ／ｍｉｎとなる流量で水素と三塩化シラン蒸気を送
   りながら、この混合ガスに三塩化シラン蒸気流量の５％
   の流量の炭酸ガスをさらに混合したガスにより気相成長
   させて形成されることを特徴とする特許請求の範囲第１
   項または第２項記載の誘電体分離基板。 ４、前記基板面の単結晶シリコン島近傍の多結晶シリコ
   ンの結晶粒の直径の最大長を確認する検査を、前記単結
   晶シリコン島間に露出する多結晶シリコン表面の観測に
   より行うことを特徴とする特許請求の範囲第１項、第２
   項または第３項記載の誘電体分離基板。