JPS59114632A - 強調装置付表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、データのメモリを備えたラスター・システム
における、表示内容検知及びベリファイ（確認）を行な
う装置に関する。特に、ビット・マツプ形式のラスター
・グラフィック装置における入力検知ベリファイ装置に
関する。

選択的に表示を行なうための技術の改良については多く
の装置が提案されている。メモリにコード化した情報を
送り貯蔵する方式が用いられてしする。この情報が必要
に応じてよみ出され、デコードされＣＲＴ　（陰極線管
）等のビデオ手段のビームを制御して、線や円等の画像
を表示面上に形成する。

ビデオ表示管には、基本的にいって２種類ある。

ベクトル表示とラスター表示である。ベクトル表示では
電子銃が定常的にビームを発射し、これが表示される画
像の形にトレースする。ラスク一式では、スクリーンを
スキャンしつつビームが変調され、即ちビームは所定の
規則的な形式で表示面上を走り、点の配列の各点が色や
輝度を変えて全体として像を形成するように作られてい
る。ディスプレイ面全体を覆うパターンがフレームと称
される。

ベクトル表示装置においては入力内容の検知は、メモリ
から直列的に再生される像に依存する。内容の検知とベ
リファイを行なう方法は周知であり説明は省く。

ラスター表示装置でも、内容検知はイメージ・メモリか
らの再生によって行わ九でいるが、一般に従来の装置で
は、非常に高速で且つ高価なラスター形式手段を要し、
しかも画像のバッファーの寸法に制限があった。ラスタ
ー表示においては像の各部分が絵素即ちピクセル（ＰＩ
ＸＥＬ）の列として形成される。各ピクセルは特定のア
ドレスを持ち、メモリに貯えられている１ビツト又はそ
れ以上のビット値を有する。このビットは、ピクセルを
形成するようにビームの強さと色を制御する。

代表的な先行技術の３電子銃カラー・ラスタ一方式にお
いては、各ピクセルを形成するビットは二種類のうちの
一つｔ用いられる。第１の方法では、ビットは三つのグ
ループに分割され、その各グループがＣＲＴの電子銃の
一つを直接制御する。

第２の方法ではビットが［カラー・ルックアップ・テー
ブル」をアドレスするために用いられる。この場合、こ
のテーブルへの入力はＣＲＴの電子銃を制御するために
用いられるビットの組合せを持っている。

先行技術のカラー・ラスター装置では、どちらの形式で
も、一度イメージ・メモリの内容が決められると表示さ
れている像の成る部分が特定のピクセルと関連している
か否か（即ちピクセルが背景の一部かそれとも特定の線
の一部になっているか）は、像メモリを再生しなければ
知る方法がなかった。

よって、本発明は、従来技術の有していた難点を克服し
て、即ち、高価な高速度ラスター形成装置を持たないで
、グラフィックの寸法の制限がなく、像メモリの再生を
しないでリアル・タイムに表示内容の検知及びベリファ
イ即ち検知した特定表示部分の強化を行なうために案出
された。

〔本発明の諸特徴〕

本発明は特に、ビット・マツプ形式のラスター・グラフ
ィック装置においてフレーム速度で内容検知及びベリフ
ァイを行なうことを目的とする。像の各ピクセルにビッ
トを付加すること、即ち検知ビットを付けることにより
、各ピクセルが表示像の特定部分に関連して識別できる
。即ち、このようなピクセルを矩形の一辺とか、垂直線
、背景の一部とかに用いて、例えばライト・ペンで、そ
のピクセルが一部になっている像部分を選択することに
よって、その部分全体をベリファイ、すなわちフラッシ
ュ、色変化、輝度変化等により強調して視者の注意をひ
くことができる。このベリファイは、視覚表示装置の使
用時に、人間工学的に利点を与え、効果的且つ正確なマ
ン・マシン交信を与える。

この装置は、ユーザーがその部分の選定を中止した時に
強調を中止する形式でも、或は別の部分の選定が行わ扛
る迄続行される形式でも利用できる。

内容検知装置から像也生機能を分離することにより、像
の寸法や複雑さに拘らずに、検知とベリファイがビデオ
・フレーム速度で行えるようになった。このことは同じ
表示装置でも従来より多くの応用分野を持つことを意味
する。例えば像処理作業は、像形成に多大のＣＰＵ時間
をとる。従来の装置では、内容検知及びベリファイは不
可能だった。本発明でこれが、ビデオ・フレーム速度で
行なえる。表示の再生と同じ速度で検知とベリファイが
行われるので、従来のこの種装置より高速である。

本発明は要約すると、特許請求の範囲に記載されている
ように、データ・メモリ、表示装置、入力装置、比較装
置、レジスタ装置、強調装置等からなり、カラーラスタ
ー装置において、各ピクセルには少なくとも四グループ
のビットが付属し、そのうち三グループは従来装置のよ
うに電子ビームを制御し、四つ目のグループは内容識別
ビットで、そのピクセルが一部になっている像部分の検
知のための識別を行なうものである。

〔実施例の説明〕

第１図は、本発明のブロック図であり、本発明の装置は
、入力即ち像部分の検知をする手段と、検知した部分の
ベリファイを行なう手段とからなっている。このために
は、像の各部分について各ピクセルを互いに関連させる
手段と、像の中の特定ピクセルを指示して選択する手段
を要し、検知した部分のベリファイのためには特定の部
分が検知されたかを確認する手段が必要とされる。本発
明では各ピクセルが特定の像部分に関して互いに関連づ
けられる。これが前記の第四番目のビット・グループに
よりなされ、このビット・グループは各ピクセルに付加
されている。この付加は像がメモリ内に書込まれる時に
、識別ビットとしてセットされる。この識別ビットは、
像の各部分に各ピクセルを関連づけるため用いられ、即
ち、そのピクセルが垂直線の１部であるか、矩形の一部
か、又は背景の一部かを示す。

コンピュータ１１から、像表示に必要な全ピッ１−がチ
ャネル１２を介してメモリ１０に入れられる。

メモリ１０からとり出されるビット列は、各々がピクセ
ルに対応し、ディジタル形式のビデオ信号列をなし、色
を示す信号列と、像部分との関連を示すようピクセルに
付加されている識別ビット信号列よりなる。以下におい
て、言及する便宜上、これらビデオ信号と識別信号の合
成信号列をデータのアイテムと總称する。

即ち、アイテムが、ＣＲＴ表示面の各固定点の発光の色
と強さと、像の部分の識別をする。

これらアイテムは、すぐ処理してＣＲＴ１３上に像表示
を行なうことができる。

他方、アイテムは命令の形でメモリ中に保持しておき、
ＣＲＴ１３上に連続して像を発生させるようにしてもよ
い。このように像形成のための所望の情報が、メモリか
ら周期的に送られ、像の再生が行なえる。この周期的で
連続的な技法は周知であり、説明は省く。

各アイテムは、ライン１６でメモリ１０に結合されクロ
ック１４で駆動されたアドレス発生器１５によりメモリ
１０から選別される。発生器１５はピクセルのアドレス
すなわちｘ、ｙ座標値をディジタル・ワードの形で発生
し、その位置でのピクセルを創るアイテムを選択する。

アイテムはメモリ１０からライン１７をへて、常時不作
動のモジュレータ回路１８を通り、ＣＲＴ１３に送られ
る。同時に、アイテムはライン１９でレジスタ２０ヘラ
イン２１で比較器２２に送られる。比較器２２はライン
２３によりモジュレータ１８に結合され、下記の如く表
示の選択された部分が強調される。

対話装置２４が備えられている。この対話装置２４は、
入力タブレット、トラック・ボール、ジョイ・スチツク
、制御ダイヤル、ライト・ペン等のどれでもよく、選択
されたピクセルのｘｙ座標を示す適当な信号を発生し供
給できるものである。

この装置は構造、動作弁周知である。

説明上、この対話装置２４は仮に、下記の如く動作する
ＣＲＴグラフィック・入力タブレットとする。

オペレータがタブレット上の座標点にペンを置くと、Ｃ
ＲＴ１３上にペンの位置を示すカーソルが表示される。

こうして、ペンと表示スクリーン１２との間の予定の関
係がカーソルによって視覚表示される。このカーソルは
例えば、表示すべき点で交叉する交線の形でもよい。こ
うして、各フレーム内の特定のピクセルの表示がされ、
ペンの動きがリアルタイムでのカーソルの動きとなる。

同時に、ペンはカーソルで示されたピクセルの位置を示
すアドレス信号を発生する。

ペン２４はアナログ・ディジタル変換器２５．２６に接
続されており、これは入力アドレス信号をｘ、ｙ座標を
示すディジタル値に変換する。これがカーソルで示され
ているピクセルの位置を示す。変換器２５がＸ座標、２
６がｙ座標を供給する。

ペン位置はピクセルの位置に対応しているので。

表示の特定の部分をなすすべてのピクセルが同一の識別
ビットを有する場合にのみ、選択した部分全体の表示の
強調が行える。

変換器２５．２６からの信号が結合回路２７によって結
合され、選択されたピクセルのアドレスを示すデシジタ
ル・ワードになる。このアドレスはアドレス発生器１５
から与えられるアドレスと同様の形式をとっている。ピ
クセルのこのアドレ、スが、ライン２８によって回路２
７から第２比較器２９に送られる。

アドレス発生器１５はメモリ１０にアドレス信号を送る
と同時に、この信号をライン３０によって第２比較器２
９にも送る。結合回路２７からのアドレス信号が発生器
からの信号と同じになると、比較器２９がレジスタ２０
にロード信号を送る。

このロード信号はレジスタ２０に、ペンがどのピクセル
を選んだかを示し、そのピクセルの識別ビットをレジス
タに装入させる。

レジスタ２０が装荷された際、−選ばれたピクセルと同
じ内容識別ビットを持つすべてのア不テムがレジスタ２
０からライン３２により比較器２２に送られる。比較器
２２が入力ライン２１．３２からアイテムを受ける際、
これらアイテムは同一の識別ビットを有し、比較器２２
は駆動信号を発生し変調回路１８を駆動する。同じ部分
の各ピクセルは同じ識別ビットを持っているので、それ
らピクセルで形を作られている特定の部分全体が変調さ
れる。

この変調回路が、ディスプレイ上で、それら選択された
ピクセルからなる部分を強調し、ベリファイさせる。た
とえば、成る部分をなすピクセルが輝度変更、色変更、
点滅等を起させられる。変調回路の内容は周知であり、
これ以上の説明は略す。

この方式でピクセルを選出し、表示される像の一部分の
強調ができる。

選択されたピクセルが、像の一部分より多い部分を形成
している場合、例えば図形の交点等の場合は、ピクセル
の識別番号によって通常一方の図形がえらばれる。そこ
で、一方の図形部分を強調するため他方の部分のピクセ
ルを変えることが必要となる。

オペレータの意向に応じて、成る図形部分の全体でなく
、更にその一部を強調するようにすることもできる。例
えば表示内容が四辺形で、その四つの辺の各々が一部分
同じで一部分は別々の識別ビットを持っているとする。

この場合、オペレータの選択及びレジスタ２０の適正な
設定によって、どれか−辺のみでも、又は四辺形全体で
も強調できる。選定されたピクセルの識別ビットが一部
レジスタ２０内に入れられると、それは処理されている
そのフレームの残余の間と少なくとも後続する１フレー
ムの間保持される。

第２図は第１図のレジスタ２０の機能を更に詳しく説明
する。

コンピュータ１１からメモリ１０へ、必要なアイテムが
送られ、このメモリはライン１５からアドレス発生器１
５の出力をうける。このアドレス発生器１５の出力は、
比較回路２９へもライン３０を通って送られ、ここで結
合回路２７の出力と比較される。比較されている際に、
ライン３１によりレジスタ２０に負荷信号が送られる。

メモリ１０からのアイテムが同時にライン１７を介して
レジスタ２０、変調回路１８へ、ライン２１により比較
回路２２に送られる。レジスタ２０に入るこのアイテム
は、同一の一対のランダム・アクセス・メモリ（ＲＡＭ
）４０．４１と、レジスタ４２にライン１９を介して送
られる。メモリ４１は内容検出ステータスを含み、その
出力がライン４３によりＡＮＤゲート４４に送られ、こ
こには又ライン３１により比較器２９の出力も来ている
。ライン３１とライン４３に信号があると、ＡＮＤゲー
ト４４は出力を発生し、これがライン４６を介して制御
論理４５に加えられる。

この制御論理４５にはクロック４７からのクロック信号
と、垂直同期器４８からの垂直同期パルスも送られて来
る。

必要なら、この装置全体でクロックは１個にしてもよい
。ということは、このクロック４７は別個のものでなく
、クロック１４の１部でもよい。

ＣＲＴ装置には垂直同期信号が各フレームの終りに発生
されるので、別個の同期器４８は必らずしも必要ない。

ライン４６へのＡＮＤゲート４４の出力は制御論理４５
からライン４９にセット信号を発生させ、これが識別レ
ジスタ４２に送られ、データ・アイテムの識別ビットを
このレジスタにラッチさせる。レジスタ４２の内容は、
選ばれたピクセルの識別ビットとなりライン３２で比較
器２２に送られライン２１上の現在のアイテムと比較さ
れる。一致すれば、ライン２３に出力が発生し、変調回
路１８を駆動し、図形の選択された部分を強調する。

制御論理４５に同期器４８から信号が印加されるとライ
ン５０からリセット・クロック・パルスがＡＮＤ回路５
１に送られる。ＡＮＤ回路５１にはライン５２にＲＡＭ
４０からベリファイ・モード信号が来ている。

この場合、ＲＡＭ４０にはＣＲＴに表示されているベリ
ファイされた内容の持続性を制御する情報が入っている
。これは、ＲＡＭ４０からＡＮＤ回路５１に予定の時間
だけ信号が送られないようにすれば実現できる。

ＲＡＭ４０がなくてもよいように設計することもできる
。その時は、ライン４３をＡＮＤ回路４４と共にＡＮＤ
回路５１へも接続する。但し、垂直同期器と制御論理と
の間に加算又は減算カウンタを入れて、ベリファイされ
ている内容がカウンタに設定された所定の時間、たとえ
ば特定数のフレーム期間中保持されるようにしなければ
ならない。

制御論理の一形式は、Ｊ−にフリップ・フロップと、二
つのＮＡＮＤ回路と、インバータと、ＡＮＤ回路からな
る。ライン４６をフリップ・フロップのクロック入力に
接続し、Ｋ出力を接地し、Ｊ出力をＡＮＤ回路の一人力
と第１のＮＡＮＤ回路の一人力に接続する。

ライン４６をＡＮＤ回−路の他の入力に接続し、Ｊ出力
とライン４６の信号でＡＮＤ回路がライン４９に出力を
発生し、レジスタ４２をラッチさせるようにしてもよい
。

クロック４７は第２のＮＡＮＤ回路の一人力に接続され
、又インバータを通して第１のＮＡＮＤ回路の一人力に
接続される。同期器４８は第１及び第２のＮＡＮＤ回路
の他の入力に接続される。

第２のＮＡＮＤ回路の出力はＪ−にフリップ・フロップ
にリセット入力として、接続されクロックと同期器の出
力があった時にリセットする。

第１のＮＡＮＤ回路は、反転されたクロックと同期器出
力が存在し、フリップ・フロップからの出力が不在の時
、リセット出力を発生しライン５３によりレジスタ４２
に至る。これで、レジスタ４２はリセットされる。その
ため、比較器２２はオフされ、ライン２３上の出力もオ
フにされ変調回路１８がオフにされ、表示の強調が止め
られる。

上記の回路を変形して、ＲＡＭ４０．４１を省略するこ
とも可能であるが、その場合にはベリファイ・モードと
通常のモードの区別ができなくなり、すべての内容に対
し検出が行われる。

又、更にＲＡＭ４０には検知動作の後、所定時間又は所
定フレーム数だけベリファイ動作が持続するように、或
は又ベリファイ動作がセットされたままになり他の表示
内容が検知される時迄続くような制御情報を有するよう
に変形してもよい。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図のレジスタ２０を更に詳しく示すブロック図である。 １０・・・・メモリ、１１・・・・コンピュータ、１３
・・・・ＣＲＴ、１４・・・・クロック、１８・・・・
変調回路、２４・・・・対話装置、２０・・・・レジス
タ、２７・・・・結合回路、２９・・・・比較器、４５
・・・・制御論理、４８・・・・同期器。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人　弁理士　　山　　本　　仁　　朗（外１名）

Claims (1)

【特許請求の範囲】
1. 文字、図形等の画像を表示する表示装置と、上記表示装
   置に画像を表示するためにそれら画像を形成する絵素を
   示す情報を貯えるメモリ装置と、上記メモリ装置から上
   記絵素を示す情報をとり出し上記表示装置を駆動して画
   像を表示させる手段と、上記メ手り装置に、上記絵素を
   示す情報の一部として成る絵素が表示される画像のうち
   の特定部分をなす絵素であることを識別させる識別情報
   を上記特定部分をなす絵素全体に共通して付加して貯え
   させる手段と、表示された画像における上記特定部分を
   なす絵素を指定する手段と、上記指定された絵素の持つ
   識別情報をよみとりこれと同じ識別情報を有するすべて
   の絵素を選別し、それらが表示される際に強調された表
   示がなされるようにする手段とを有し、表示された画像
   内の上記特定部１分の絵素を指示することにより上記特
   定部分全体が強調されて表示される如くしたことを特徴
   とする表示装置。