JPS59110112A - 半導体基体の製造方法 - Google Patents
半導体基体の製造方法Info
- Publication number
- JPS59110112A JPS59110112A JP22058682A JP22058682A JPS59110112A JP S59110112 A JPS59110112 A JP S59110112A JP 22058682 A JP22058682 A JP 22058682A JP 22058682 A JP22058682 A JP 22058682A JP S59110112 A JPS59110112 A JP S59110112A
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- crystal silicon
- insulating film
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、単結晶シリコン基板表面に単結晶絶縁膜を介
して単結晶シリコン膜を設けた構造の半導体基体を形成
する手法に関している。
して単結晶シリコン膜を設けた構造の半導体基体を形成
する手法に関している。
近年シリコン単結晶基板上にマグネシアスピネル（Ｍｇ
Ｏ・Ａｌ＿２Ｏ＿３）又はサファイア（Ａｌ＿２Ｏ＿３
）の単結晶絶縁膜がエピタキシァル成長できるようにな
った。かかる単結晶絶縁膜は、その表面にさらに単結晶
シリコン膜がエピタキシャル成長可能であることから、
従来のＳＯＳ（ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒ
ｅ）基板に代用することができる。特に、シリコン基板
はＳＯＳのベース材料であるサファイアに比べ安価・大
口径であることから、安価な半導体装置が実現可能であ
る。
Ｏ・Ａｌ＿２Ｏ＿３）又はサファイア（Ａｌ＿２Ｏ＿３
）の単結晶絶縁膜がエピタキシァル成長できるようにな
った。かかる単結晶絶縁膜は、その表面にさらに単結晶
シリコン膜がエピタキシャル成長可能であることから、
従来のＳＯＳ（ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒ
ｅ）基板に代用することができる。特に、シリコン基板
はＳＯＳのベース材料であるサファイアに比べ安価・大
口径であることから、安価な半導体装置が実現可能であ
る。
ＳＯＳ基板は寄生容量を少く出来ることに最大の特徴が
あり、上記単結晶シリコン膜／単結晶絶縁膜／シリコン
基板の構成をＳＯＳ基板に代用するには単結晶絶縁膜の
容量を少くすることが望まれる。マグネシアスピネルお
よびサファイアは、比誘電率がＳｉＯ＿２の３．９に比
べ８〜９と高いことから、容量を低減するためにはこれ
ら単結晶絶縁膜厚を増加させることが必要である。しか
しながら、例えばマグネシアスピネル膜では膜厚が１ミ
クロンを越えるとその表面の凹凸が著しくなり、しかも
シリコン基板との熱膨張係数の相違により膜にスリップ
ラインが発生し、著しい場合にはクラックが生ずる。従
ってマグネシアスピネル膜の膜厚を１ミクロン以下で容
量を低減する工夫をする必要がある。これを解決する手
段として、シリコン基板上に単結晶絶縁膜を形成した後
に、酸化雰囲気中で熱処理を行い、単結晶絶縁膜を透し
て下のシリコン基板表面を酸化し非晶質ＳｉＯ＿２膜を
厚く形成することである。かかる手段を適用する場合に
は単結晶絶縁膜の厚さは０．５ミクロン以下と薄くし、
一方非晶質ＳｉＯ＿２膜厚は０．５ミクロン以上に厚く
形成することが必要であり、かかる手法により総容量を
低減することが可能である。
あり、上記単結晶シリコン膜／単結晶絶縁膜／シリコン
基板の構成をＳＯＳ基板に代用するには単結晶絶縁膜の
容量を少くすることが望まれる。マグネシアスピネルお
よびサファイアは、比誘電率がＳｉＯ＿２の３．９に比
べ８〜９と高いことから、容量を低減するためにはこれ
ら単結晶絶縁膜厚を増加させることが必要である。しか
しながら、例えばマグネシアスピネル膜では膜厚が１ミ
クロンを越えるとその表面の凹凸が著しくなり、しかも
シリコン基板との熱膨張係数の相違により膜にスリップ
ラインが発生し、著しい場合にはクラックが生ずる。従
ってマグネシアスピネル膜の膜厚を１ミクロン以下で容
量を低減する工夫をする必要がある。これを解決する手
段として、シリコン基板上に単結晶絶縁膜を形成した後
に、酸化雰囲気中で熱処理を行い、単結晶絶縁膜を透し
て下のシリコン基板表面を酸化し非晶質ＳｉＯ＿２膜を
厚く形成することである。かかる手段を適用する場合に
は単結晶絶縁膜の厚さは０．５ミクロン以下と薄くし、
一方非晶質ＳｉＯ＿２膜厚は０．５ミクロン以上に厚く
形成することが必要であり、かかる手法により総容量を
低減することが可能である。
しかしながら、本発明者の実験によればシリコン基板上
に例えば厚さ０．５ミクロンのマグネシアスピネル膜を
エピタキシャル成長した後に、当該マグネシアスピネル
膜を透してシリコン基板表面に非晶質の厚いＳｉＯ＿２
膜を形成するべく水蒸気酸化を行うと、前記マグネシア
スピネル膜がはがれてしまった。このはがれの原因は非
晶質ＳｉＯ＿２膜とマグネシアスピネル膜との熱膨張係
数の差の大きいことにあると本発明者は推定しているが
、いずれにしても、マグネシアスピネル膜がはがれてし
まえば、後の工程の単結晶シリコン膜のエピタキシャル
成長は不可能であり、何らかの解決策が望まれていた。
に例えば厚さ０．５ミクロンのマグネシアスピネル膜を
エピタキシャル成長した後に、当該マグネシアスピネル
膜を透してシリコン基板表面に非晶質の厚いＳｉＯ＿２
膜を形成するべく水蒸気酸化を行うと、前記マグネシア
スピネル膜がはがれてしまった。このはがれの原因は非
晶質ＳｉＯ＿２膜とマグネシアスピネル膜との熱膨張係
数の差の大きいことにあると本発明者は推定しているが
、いずれにしても、マグネシアスピネル膜がはがれてし
まえば、後の工程の単結晶シリコン膜のエピタキシャル
成長は不可能であり、何らかの解決策が望まれていた。
本発明は、かかる問題点を解決する手段を提供するもの
であり、具体的には高温の乾燥酸素雰囲気中で熱処理し
マグネシアスピネル膜の膜質を改善した後に厚いＳｉＯ
＿２膜を形成することにある。
であり、具体的には高温の乾燥酸素雰囲気中で熱処理し
マグネシアスピネル膜の膜質を改善した後に厚いＳｉＯ
＿２膜を形成することにある。
以下、本発明を詳細に説明する。
第１図は、シリコン基板上に単結晶絶縁膜としてマグネ
シアスピネル膜を厚さ０．５ミクロン形成した後に、種
々の温度条件で乾燥酸素雰囲気中熱処理を行い、続いて
水蒸気酸化を行った場合についてマグネシアスピネル膜
のはがれの有無を調べたものである。１０５０℃以下の
乾燥酸素中熱処理ではその後の水蒸気酸化によりマグネ
シアスピネル膜にはがれが生ずる。しかし、いったん１
１００℃以上の乾燥酸素中で熱処理を行えばこのはがれ
は生じない。
シアスピネル膜を厚さ０．５ミクロン形成した後に、種
々の温度条件で乾燥酸素雰囲気中熱処理を行い、続いて
水蒸気酸化を行った場合についてマグネシアスピネル膜
のはがれの有無を調べたものである。１０５０℃以下の
乾燥酸素中熱処理ではその後の水蒸気酸化によりマグネ
シアスピネル膜にはがれが生ずる。しかし、いったん１
１００℃以上の乾燥酸素中で熱処理を行えばこのはがれ
は生じない。
一方、マグネシアスピネル膜の結晶性についてＸ線回折
法により調べ、乾燥酸素中熱処理前後について比較した
結果、第２図に示す如く半値幅はマグネシアスピネル膜
形成後で０．９度であった（ａ図）ものが１１００℃乾
燥酸素中熱処理後で０．７度と改善された（ｂ図）。こ
の結果から、高温の乾燥酸素中熱処理によりマグネシア
スピネル膜の結晶性が改善されるのは明らかであり、同
時に膜中のＯ＿２濃度が増加し、膜質が強固になったた
めはがれが生じなくなったものと発明者は推定している
。従って、シリコン基板上にマグネシアスピネル膜を形
成した後に１０５０℃を越える高温の乾燥酸素中で熱処
理を行えば、その後の水蒸気酸化によるマグネシアスピ
ネル膜のはがれを防止することができる。当該乾燥酸素
中熱処理の時間は、マグネシアスピネル膜の厚さに依存
するようで、例えば０．５ミクロンの膜では１１００℃
、９０分で充分であったが、０．１ミクロンの膜では１
１００℃、１０分で充分であった。膜が薄いと酸素が膜
中全体に容易に拡散できることが関係していると発明者
は推定している。
法により調べ、乾燥酸素中熱処理前後について比較した
結果、第２図に示す如く半値幅はマグネシアスピネル膜
形成後で０．９度であった（ａ図）ものが１１００℃乾
燥酸素中熱処理後で０．７度と改善された（ｂ図）。こ
の結果から、高温の乾燥酸素中熱処理によりマグネシア
スピネル膜の結晶性が改善されるのは明らかであり、同
時に膜中のＯ＿２濃度が増加し、膜質が強固になったた
めはがれが生じなくなったものと発明者は推定している
。従って、シリコン基板上にマグネシアスピネル膜を形
成した後に１０５０℃を越える高温の乾燥酸素中で熱処
理を行えば、その後の水蒸気酸化によるマグネシアスピ
ネル膜のはがれを防止することができる。当該乾燥酸素
中熱処理の時間は、マグネシアスピネル膜の厚さに依存
するようで、例えば０．５ミクロンの膜では１１００℃
、９０分で充分であったが、０．１ミクロンの膜では１
１００℃、１０分で充分であった。膜が薄いと酸素が膜
中全体に容易に拡散できることが関係していると発明者
は推定している。
更に、水蒸気酸化の温度の選択にも注意が必要である。
例えば１１００℃乾燥酸素中で熱処理を行った基体を、
９５０℃の低温で水蒸気酸化を行った場合にはマグネシ
アスピネル膜に荒れが生ずるが、この基体を１１００℃
で水蒸気酸化した場合には荒れず良い結果を得た。この
荒れの原因は、恐らく１１００℃乾燥酸素中での熱処理
によりマグネシアスピネル膜中の酸素濃度が当該温度で
の飽和値に達して安定となるが、しかしその後の９５０
℃水蒸気酸化では当該温度での膜中飽和酸素濃度が低い
ため過剰の酸素が急激に放出されるため膜が破壊される
ものと本発明者は推定している。これを防止するには乾
燥酸素中熱処理と水蒸気酸化の温度を同じにするかある
いは大差ない温度で行うよう選ぶことが重要である。本
発明者の実験では１１００℃で乾燥酸素中熱処理および
水蒸気酸化を行い良い結果を得ている。
９５０℃の低温で水蒸気酸化を行った場合にはマグネシ
アスピネル膜に荒れが生ずるが、この基体を１１００℃
で水蒸気酸化した場合には荒れず良い結果を得た。この
荒れの原因は、恐らく１１００℃乾燥酸素中での熱処理
によりマグネシアスピネル膜中の酸素濃度が当該温度で
の飽和値に達して安定となるが、しかしその後の９５０
℃水蒸気酸化では当該温度での膜中飽和酸素濃度が低い
ため過剰の酸素が急激に放出されるため膜が破壊される
ものと本発明者は推定している。これを防止するには乾
燥酸素中熱処理と水蒸気酸化の温度を同じにするかある
いは大差ない温度で行うよう選ぶことが重要である。本
発明者の実験では１１００℃で乾燥酸素中熱処理および
水蒸気酸化を行い良い結果を得ている。
このように、本発明を用いれば単結晶シリコン膜／単結
晶絶縁膜／単結晶シリコン基板の構成を容易にかつ確実
に形成できる。なお、上記説明では乾燥酸素雰囲気中で
熱処理を行うと説明したが、Ｏ＿２を含むＡｒ、Ｎ＿２
、Ｈｅ等の不活性もしくはこれに近いガス雰囲気中でも
同様の効果を得ている。また、単結晶絶縁膜としてサフ
ァイアについても同様に良い結果を得ている。
晶絶縁膜／単結晶シリコン基板の構成を容易にかつ確実
に形成できる。なお、上記説明では乾燥酸素雰囲気中で
熱処理を行うと説明したが、Ｏ＿２を含むＡｒ、Ｎ＿２
、Ｈｅ等の不活性もしくはこれに近いガス雰囲気中でも
同様の効果を得ている。また、単結晶絶縁膜としてサフ
ァイアについても同様に良い結果を得ている。
第１図は熱処理条件と膜のはがれの有無を示す図であり
、第２図は熱処理前後のＸ線回折結果を示す図である。
、第２図は熱処理前後のＸ線回折結果を示す図である。
Claims (1)
- 表面に単結晶絶縁膜を設けた単結晶シリコン基板を、酸
素もしくは酸素を含む不活性ガス雰囲気中で１０５０℃
を超える温度で熱処理し、次に水分もしくは水蒸気を含
む雰囲気中で１０００℃以上の温度で熱処理し、前記単
結晶絶縁膜に接する前記単結晶シリコン基板の表面を非
晶質ＳｉＯ＿２膜と成し、次に前記単結晶絶縁膜表面に
単結晶シリコン膜を形成することを特徴とした半導体基
体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22058682A JPS59110112A (ja) | 1982-12-16 | 1982-12-16 | 半導体基体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22058682A JPS59110112A (ja) | 1982-12-16 | 1982-12-16 | 半導体基体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59110112A true JPS59110112A (ja) | 1984-06-26 |
| JPH0454966B2 JPH0454966B2 (ja) | 1992-09-01 |
Family
ID=16753289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22058682A Granted JPS59110112A (ja) | 1982-12-16 | 1982-12-16 | 半導体基体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59110112A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137847A (ja) * | 1985-12-12 | 1987-06-20 | Agency Of Ind Science & Technol | 絶縁膜の形成方法 |
| JPS63137412A (ja) * | 1986-11-29 | 1988-06-09 | Sharp Corp | 半導体用基板の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5317069A (en) * | 1976-07-30 | 1978-02-16 | Fujitsu Ltd | Semiconductor device and its production |
| JPS5328384A (en) * | 1976-08-27 | 1978-03-16 | Fujitsu Ltd | Production method of semiconductor device |
-
1982
- 1982-12-16 JP JP22058682A patent/JPS59110112A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5317069A (en) * | 1976-07-30 | 1978-02-16 | Fujitsu Ltd | Semiconductor device and its production |
| JPS5328384A (en) * | 1976-08-27 | 1978-03-16 | Fujitsu Ltd | Production method of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137847A (ja) * | 1985-12-12 | 1987-06-20 | Agency Of Ind Science & Technol | 絶縁膜の形成方法 |
| JPS63137412A (ja) * | 1986-11-29 | 1988-06-09 | Sharp Corp | 半導体用基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0454966B2 (ja) | 1992-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906594A (en) | Surface smoothing method and method of forming SOI substrate using the surface smoothing method | |
| JP2722873B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63125A (ja) | パッシベーション膜およびその作製方法 | |
| FR2490401A1 (fr) | Procede perfectionne de fabrication de circuits integres | |
| US5721145A (en) | Method of making a semiconductor substrate having gettering effect | |
| JP3950189B2 (ja) | 素子分離方法 | |
| JPS59110112A (ja) | 半導体基体の製造方法 | |
| JPH049760B2 (ja) | ||
| JPH01305580A (ja) | 半導体素子製造用超電導セラミック薄膜形成単結晶ウエハー材 | |
| JPS6315442A (ja) | 半導体基板 | |
| JPS5812340A (ja) | 半導体装置の製造方法 | |
| JPH0770535B2 (ja) | 半導体装置の製造方法 | |
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JPH01283872A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0234170B2 (ja) | ||
| JPH1041312A (ja) | 化合物半導体の熱処理方法 | |
| JPS62293728A (ja) | 半導体装置の製造方法 | |
| JPH01188421A (ja) | 超伝導体薄膜の製造方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02100382A (ja) | 電界郊果型超電導トランジスタ及びその製造方法 | |
| JPS6430252A (en) | Semiconductor device | |
| JPH05198503A (ja) | 半導体装置の製造方法 | |
| JPH0476967A (ja) | 超電導装置および作製方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH065586A (ja) | 薄膜半導体基板の製法 |