JPS59107589A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPS59107589A
JPS59107589A JP57216926A JP21692682A JPS59107589A JP S59107589 A JPS59107589 A JP S59107589A JP 57216926 A JP57216926 A JP 57216926A JP 21692682 A JP21692682 A JP 21692682A JP S59107589 A JPS59107589 A JP S59107589A
Authority
JP
Japan
Prior art keywords
layer
line
electrode
cleavage
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57216926A
Other languages
English (en)
Inventor
Seiichiro Ogiwara
荻原 誠一郎
Uichiro Kobayashi
小林 宇一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Hitachi Iruma Electronic Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Hitachi Iruma Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd, Hitachi Iruma Electronic Co Ltd filed Critical Hitachi Ltd
Priority to JP57216926A priority Critical patent/JPS59107589A/ja
Publication of JPS59107589A publication Critical patent/JPS59107589A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202Cleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子の製造方法、特に半導体レーザ素子
の製造方法に関する。
半導体薄板を分割して半導体レーザ素子全製造する方法
として、本出願人は第】図に示すような方法を考乏だし
採用している。すなわち、上部表層部に活性層1含有す
る化合物半導体薄板(ウェハ2)を用意する。このウェ
ハ2の下面にはAuGeN1(0,37’m ) 、 
Or (0,1,pm ’) 、 Au(1μrn ’
)と順次積層したt@i3を有するとともに、上面には
活性層1の長手方向に沿って延在する01− (0,Q
3μm) 、 Au (1pm ) トIl[fi次積
層し、た帯状を椿4(r有している。そこで、このウェ
ハ2の活性層jの延在する方向に沿う一辺縁に所定間隔
に臂開[5(太線で示す。)を入れた後、外力を加えて
この労開傷5から一点釧線で示すように男開線6を走ら
せ、その後、帯状電極4間のヌクライプゾーン7の中央
に沿ってダイヤモンドカッタで二点鎖線で示すようにヌ
クライブライン8金入れ、プレイキングによってヌクラ
イプライン8で分断して半導体レーザ素子を製造して込
る。
しかし、この方法では、劣開線6か真直に入らす、第2
囚に示すようにステツピングして各所で襞間面がずれや
すいことが本発明者の実験等によって明らかとなった。
これは、検討の結果、ウェハ2の上面に部分的に帯状電
極4が存在することによることが判明した。すなわち、
帯状電極4があることによって曲げ応力の集中が生じる
ことによって見開位置が各場所で変化してしまう。この
見開位置のヌテノビングは素子(チップ)の長さ寸法の
不均一となり、素子特性およびチップ取付性上好ましく
ない。
また、帯状電極4が展延性に富んだAuとなってbるた
め、帯状電極4の分断時に分断端部が伸び、この伸びた
部分が骨間によって現われた活性層端面に覆い被さるよ
うになり、活性層端面から出射されたレーザ光を遮光し
たり、あるいはショートラ生じさせたシする好ましくな
い現象も生じることがわかった。
したがって、本発明の目的は真直に伸開線を走らすこと
によって寸法精度の高い半導体素子全製造することにあ
る。
1だ、本発明の他の目的は半導体素子の璧開面に電極が
垂れ下がらないような半導体素子の製造方法を提供する
ことにある。
以下、図面を参照して本発明を股間する。
第3図〜第8図は本発明の一実施し11による半導体レ
ーザ素子の製造方法を示す図であって、第3図はウェハ
の一部を示す剌視図、第4図は同じく平面図、第5図は
襞間傷を入れる襞間装置の概略図、第6図1it 、 
(blは伸開線を入れる方法を示す駅。
明図、第7図は他の伸開線を入れる方法を示す説明図、
第8図は半導体レーザ素子を示す模式図である。
この実施列では第8図に示すように、Ω型G。
A8基板9の主面にn型GaAAAsからなる下クラッ
ド層I Q 、GaAsからなる活性層11.p型Ga
AtA日からなる上クラッド層12を順次所定浮きに積
層した構造で、かつ下面に全面に亘って設けられたカソ
ード電極13、上面に設けられたアノード電極14を有
する半導体レーザ素子(素子)151J造する。なお、
前記カソード電極13はAuGeNi層(厚さ0.3/
js)L6.Or層(厚さ0.1μm)17.Au層(
厚さlμyx)L8i順次積層した積層電極構造となる
とともに、アノード電極14も下層がcr層(厚さ0.
1pm)19、上層がAu層(厚さ1μi、)20から
なる積層電極構造となっている。また、前記GaA日基
板基板中央には溝21が設けられ、溝21の上方に光導
波路が形成されるようになっている。捷た、アノード電
極14のAu層20の光導波路に沿う端部は素子端面の
近傍にまで達している。
そこで、この素子【5を製造するには、第3図で示すよ
うな100μrn程度の厚さのウェハ2を用意する。こ
のウェハ2は格子状に分割することによって素子15を
形成することから、素子となる領域(素子領域21)が
縦横に規則正しく形成されている。したがって、ウェハ
2はG、As基板9上に下クラッド層10.活性層11
.上クラッド層12を積層した構造となるとともに、下
面全域に亘ってカソード電極13を有し、上面にはアノ
ードt&14が点在している構造となる。アノード電極
14はウェハ2の上面全域に順次Or層19(厚さ0.
1 pm ) 、 Au層20(厚さLprn)を蒸着
した後、格子状にAu層20をエツチングすることによ
って形成する。この場合、Or層19をもAu層20と
同形状になるようにエツチングしてもよい。このar層
19 、 Al1層20の両方をエツチングする構造で
は、Or層19の厚さを0.03 pm 、 A’u層
20の厚さk l 〜L、5 p rnとし、Or層1
9’1iAu層20のウエノ・2との接着性を向上させ
る目的のために使用するだけとしてもよい。また、アノ
ード電極14間隔は光導波路の延在する長手方向’lx
軸とした場合にはX方向間隔aは160μ% 、Y方向
間隔すは4011mとなり、a部分はスクライプシー7
7、b部分は襞間ゾーン22と々る。
つぎに、第4図に示すように、ウニ/・2の一辺縁に太
線で示すよ、うに襞間傷5を入れる。この襞間傷5は素
子寸法を均一とするために各襞間ゾーン22の中心部分
に正確に入れる必要があり、たとえは第5図に示すよう
な襞間装置で行なう。すなわち、この装部では、ウエノ
・2を中央部が円形に抜けた治具板23に橡り付けられ
たニッケル板24に貼り付けた後、下方から突出する襞
間用ナイブ25を突き上げてウェハ2の一辺縁に襞間傷
5全入わる。襞間用ナイフ25は図示しないレバーS作
によってこの原理によって上下動する。まり、襞間用ナ
イフ25はパルスモータ26の回転軸に連結された送り
ねじ27に螺合する送りステージ28にをり付けられて
因ることから、パルスモータ26のバルクによる正逆回
動によって精度よく停止位置を制御される。なお、治具
る。23をを9付けるステージ29の上方には顕微−3
0が配役されて襞間位置を観察できるようになっている
つぎに、第6図(alに示すように、ニッケル板24を
Y方向において反り返すように曲け、第4図に示すよう
に襞間傷5の延長に分電a16を走らす。
襞間紳6は襞間傷5を設けたウェハ端の反対端にまで延
ひる。
一!た、ウェハ2に伸開線6を入れる方法としては、第
7図に示すように、ウェハ2を前記治具板23に貼り付
けるチー、プ31とマイラ32との間に取り付けた後、
第5図に示す伸開装置によって襞間傷を付け、その後、
第7図に示すように、ステージ33とウエノ・押さえ3
4との間にウエノ・2を挾み、一端のテープ31を指3
5で掴み、ステージ33の縁上に襞間傷5が位置するよ
うにした状態でブレイク板36を降下させて前記襞間傷
5の延長に伸開線6を入れる方法でもよい。ただし、こ
の方法では各襞間傷5毎に見開を行なわなければならな
いことから、作業性が高くない難点がある。
つぎに、前記ニッケル板24を逆方向に曲げて平坦に近
い状態に戻した後、第6図(blに示すように、ダイヤ
モンドカッタ37でウエノS2のヌクライ・プゾーン7
の中央に沿って引掛傷(スクライプライン)8を第4図
に示すように入れる。この際、ニッケル板24の平坦化
時に弁開端面の相互再接触によって襞間面に傷が付かな
いように注意する必要がある。このためには、ニッケル
板24を完全に平坦に戻さないことが望しい。
つぎに、ニッケル板24をX方向において反り返すよう
にして、ウェハ2をヌクライブライン8で破断させる。
このようにして、第8図で示すように、光導波路方向の
長さが300μm、これに直交する方向の長さが400
μm、厚さ100μmの半導体レーザ素子15を製造す
る。
このような実施しく1によれはウェハ2における襞間ゾ
ーン22にはAu層20は存在し々いことから、各弁開
ゾーン部分の見開条件は一定と々す、襞間傷5の先端か
ら真直に伸開線6が走るようになる。この結果、素子寸
法の均τ化が図れる。
1だ、この実施jFQで(d襞間部には破断し難くかつ
伸び易IAAu層20は存在しないことから、襞間面と
被うようなAu層20の端部は生じない。
したがって、ショート不良およびレーザ光遮断も生じな
くなり、歩留の向上が図れる。
なお、本発明は前記実施例1Kl限定されない。
第9図はカソード電極13もその周縁は襞間ゾーンやヌ
クライブゾーン内に入らないように島状に形成したもの
である。このようにすることによって、カード電極13
の分割のための外力は不要となることから、見開や分断
が正確でかつし易くなる。
第10図(al 、iblはレーザ発振効率の向上を図
1つた例を示す。すなわち、第8図および第9図に示す
素子では光導波路の両端部に苅応する部分にはアノード
官権14は存在しない。このため、この部分での宮流の
流れ状態は悪く、レーザ発振は充分に行りわれない。そ
こで、第10図(alではウェハ2の状態でアノード電
極14は襞間ゾーン22と交差する部分には幅の狭い(
たとえば50μm、)Au層からなる連結部37を有し
ている。この9.1では、弁開ゾーン22部分ではAu
層の幅が狭いことからAu層破断に太きガカは必要でな
くカシ、伸開線6は真直に入シ易くなる。
また、第10図iblでは前記連結部37は襞間ゾーン
の中央部で最も狭くなるように三角形状とガっている。
したがって、襞間ライン6が襞間ゾーン22の中央に入
るように作業が行なわれることもあって、Au層の見開
に費す力は略零となるため、この例ではさらに見開が正
確に行なわれるようになる。
このような第10図tal (blで示す例では、骨間
ゾーン22に突出するAu層の幅は狭いことからAu層
の分断は容易となり、Au層が分断時に長く伸ひること
は生じ難くなる。この結果、襞間面に露出するPN接合
間を垂れ下がったAu層で導−a芒せることもないこと
から、ショート防止が図れる。また、Au層によってレ
ーザ光を遮断することもなくなる。
−また、第10図(al 、 Jblの実施例ではアノ
ード官権14は光導波路の嬬から端迄に苅応して延在す
ることから、光導波路の全長に亘って効呆的に17一ザ
発振が行なわれる。
以上のように、本発明によれはウェハを見開さゼて素子
全作る際、伸開線を真直に走らすことができることから
、寸法精度の昇い半導体素子を製造することができる。
壕だ、本発明によれば、骨間ゾーンに突出する電極(ア
ノード電析、特にAu層)は量が少ないことから大きな
襞間力によって長く伸びたりしないで分断し、素子の襞
間面に垂ね下がらガい。この結果、ショート不良を生じ
たり、レーザ光遮断を生じたりすることはなく々す、歩
留の向上が図れる。
【図面の簡単な説明】
第1図はウエノ・の見開状態を示す争1視図、第2図は
同じく不B臂開状態を示す平面図、第3図は本発明の一
実於例によるウエノ・の一部を示す平面図、 第4図は同じく平面図、 第5図は同じく譬開傷を入れる襞間装置の枡略図、 第6図ial 、 iblは同じく伸開線を入れる方法
を示す訝明図、 第7図は同じく他の伸開線を入れる方法を示す欽明図、 第8図は同じく半導体レーサ素子を示す模式図、第9図
は他の実施例による半導体レーザ素子の模式図、 第10図(a+ 、(blけ他の実施例によるウエノ・
の一部の平面図である。 2・・ウェハ、5・・・襞間傷、6・・伸開線、7・・
ヌクライブゾーン、8・・ヌクライブライン、9・・G
aAg基板、13・カソード電極、14・・・アノード
電極、1.5−素子、18.20  Au層、21・・
素子領域、22・・骨間ゾーン、24・ニッケル板、2
5−・骨間用ナイフ、37 連結部。 第  1  図       第  2 図第  3 
 図       策 4 図第  5  図    
   第  6  図どa−)

Claims (1)

  1. 【特許請求の範囲】 ■、半導体薄板の少々くとも一生面上に多層構造箱棒を
    形成する工程と、前記宣栖の少なくとも最上層部を半導
    体薄板の分割線に沿って除去する工程と、前記分割線に
    沿って半導体薄板を分断する工程と、を有することを特
    徴とする半導体素子の製造方法。 2、半導体薄板の少々くとも一生面上に多層構造霜極を
    形成する工程と、前記電極の少なくとも最上層部を半導
    体薄板の襞間線およびヌクライプ線に沿って所定間隔で
    除去する工程と、前記半導体薄板f:臂開開線部分襞間
    した後、スクライブ線で分断することによって半導体素
    子を製造する工程と、を有することを%徴とする半導体
    素子の製造方法。
JP57216926A 1982-12-13 1982-12-13 半導体素子の製造方法 Pending JPS59107589A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57216926A JPS59107589A (ja) 1982-12-13 1982-12-13 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57216926A JPS59107589A (ja) 1982-12-13 1982-12-13 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS59107589A true JPS59107589A (ja) 1984-06-21

Family

ID=16696089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57216926A Pending JPS59107589A (ja) 1982-12-13 1982-12-13 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS59107589A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0617490A2 (en) * 1993-03-22 1994-09-28 Mitsubishi Denki Kabushiki Kaisha Wafer containing semiconductor laser devices and method of cleaving said wafer
WO2008015900A1 (fr) * 2006-07-31 2008-02-07 Panasonic Corporation Élément émetteur de lumière semi-conducteur et son procédé de fabrication

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0617490A2 (en) * 1993-03-22 1994-09-28 Mitsubishi Denki Kabushiki Kaisha Wafer containing semiconductor laser devices and method of cleaving said wafer
EP0617490A3 (en) * 1993-03-22 1994-12-21 Mitsubishi Electric Corp Plate containing semiconductor lasers and method of cleavage of such a plate.
US5418799A (en) * 1993-03-22 1995-05-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser element structure
WO2008015900A1 (fr) * 2006-07-31 2008-02-07 Panasonic Corporation Élément émetteur de lumière semi-conducteur et son procédé de fabrication
US8030677B2 (en) 2006-07-31 2011-10-04 Panasonic Corporation Semiconductor light emitting element and method for manufacturing same
US8222670B2 (en) 2006-07-31 2012-07-17 Panasonic Corporation Semiconductor light emitting element and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP4948307B2 (ja) 半導体レーザ素子およびその製造方法
EP0025690A2 (en) A method of producing semiconductor laser elements
KR20090080486A (ko) 반도체 레이저 소자 및 그 제조 방법
JPS6180890A (ja) レーザーダイオードの製造方法
DE3509441C2 (de) Halbleiterlaser-Chip
CN101262119B (zh) 半导体激光器的制造方法
JP4240362B2 (ja) 化合物半導体ウエハの劈開方法
US4785455A (en) Light emitting device with improved electrode structure to minimize short circuiting
JPS59107589A (ja) 半導体素子の製造方法
JPH04503284A (ja) ダイオード配列チップの製作中のダイオード配列チップの分離
JPS60144985A (ja) 半導体発光素子の製造方法
JPH06204336A (ja) 半導体基板の分割方法
JP2003086900A (ja) 半導体レーザ装置、半導体レーザ装置の製造方法
JPH0983081A (ja) 半導体レーザ素子の製造方法
JPS60123086A (ja) 半導体レ−ザの製造方法
JPH1083974A (ja) 半導体基板の分割方法
JPH0447459B2 (ja)
JPH11274653A (ja) 半導体レ−ザ基板の劈開方法
CN215267069U (zh) 一种激光器端面镀膜的排Bar结构及激光器
JPS62193800A (ja) 板状物分断方法およびその分断装置
JP6504319B1 (ja) 半導体装置の製造方法
JPS6237901B2 (ja)
JP2016058573A (ja) 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置の製造方法
JP2006066523A (ja) 半導体レーザ素子とその製造方法
CN116885074A (zh) 发光二极管、led芯粒及发光装置