JPS59107547A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59107547A JPS59107547A JP21692082A JP21692082A JPS59107547A JP S59107547 A JPS59107547 A JP S59107547A JP 21692082 A JP21692082 A JP 21692082A JP 21692082 A JP21692082 A JP 21692082A JP S59107547 A JPS59107547 A JP S59107547A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead
- coated
- semiconductor device
- tab
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は樹脂封止形半導体装置における耐湿性構造に関
する。
する。
樹脂封止形半導体装置においては、例えば第１図（正面
断面図）、第２図（一部平面断面図）で示すように封止
される半導体ペレット１を取付けた金属タブ２及びその
周辺の複数の金属リード３と、これらを封止する樹脂成
形体４（エボキ７樹脂等）との接着性が悪いと、その間
隙から矢印Ａで示すように水が浸入してペレット上の電
極部のＡ石を腐食する等の不良を生じることが問題とな
っている。特にバイポーラＩＣの場合、樹脂封止の後工
程でリード仕上げのために半田ティジノ又は半田メッキ
等のウェットプロセスを経るため、樹脂とリード等の金
属部分との密着性が悪いと間隙ができ前記のように水分
の浸入が容易となり、短期間で不良が生じる。
断面図）、第２図（一部平面断面図）で示すように封止
される半導体ペレット１を取付けた金属タブ２及びその
周辺の複数の金属リード３と、これらを封止する樹脂成
形体４（エボキ７樹脂等）との接着性が悪いと、その間
隙から矢印Ａで示すように水が浸入してペレット上の電
極部のＡ石を腐食する等の不良を生じることが問題とな
っている。特にバイポーラＩＣの場合、樹脂封止の後工
程でリード仕上げのために半田ティジノ又は半田メッキ
等のウェットプロセスを経るため、樹脂とリード等の金
属部分との密着性が悪いと間隙ができ前記のように水分
の浸入が容易となり、短期間で不良が生じる。
本願発明者は半導体素子の絶縁膜に使用されるポリイミ
ド系樹脂が封止用樹脂成形体とリードフレーム用金属の
双方に密着性の良いことに着目し、この発明をなした。
ド系樹脂が封止用樹脂成形体とリードフレーム用金属の
双方に密着性の良いことに着目し、この発明をなした。
したがってこの発明の目的は樹脂封止形半導体装置の耐
湿性を貢め ｊＪ品の信軸性を向上することにある。
湿性を貢め ｊＪ品の信軸性を向上することにある。
以下実施例にそって本発明の内容を具体的に説明する。
第３図〜第５図は本発明を標準デーラルインラインパノ
ケージＩＣに適用した場合の一実施例を示し、このうち
、第３図はリードフレームの一部の上面図、第４図は同
じく下面図を示し、第５図は全体正面断面図である。
ケージＩＣに適用した場合の一実施例を示し、このうち
、第３図はリードフレームの一部の上面図、第４図は同
じく下面図を示し、第５図は全体正面断面図である。
同図において、２は金属タブで、その上に半導体ペレッ
ト（点線で示す）１を載置するようになっておシ、この
タブ２はタブリード２ａにより、リードフレームの一部
としで支持される。３はタフＬ、Ｉ）周辺にそり内端部
を臨ませてタブ２と同一平面上に配設されるリードであ
る。これらタブ２及びリード３は例えばリン青銅等から
なる一枚の銅系金属板から打ち抜いて一体のリードフレ
ームとしたもので、樹脂モールド後にリード間のダム（
枝材）を切断して分離するようになっている。
ト（点線で示す）１を載置するようになっておシ、この
タブ２はタブリード２ａにより、リードフレームの一部
としで支持される。３はタフＬ、Ｉ）周辺にそり内端部
を臨ませてタブ２と同一平面上に配設されるリードであ
る。これらタブ２及びリード３は例えばリン青銅等から
なる一枚の銅系金属板から打ち抜いて一体のリードフレ
ームとしたもので、樹脂モールド後にリード間のダム（
枝材）を切断して分離するようになっている。
第５図に示すように半導体（ＩＣ）ベレノ）ｌがタブ２
の上面に取り付けられ、ペレットの電極とリードの内端
部との間を金等のワイヤ（導線）５を介してワイヤボン
ディング（熱圧着接続）しである。本発明ては樹脂モー
ルド体で覆われる部分でペレット及びワイヤを接続する
部分を除いてポリイミド系樹脂、例えばポリイミド・イ
ソインドロキナゾリンジオン樹脂膜６を形成しである。
の上面に取り付けられ、ペレットの電極とリードの内端
部との間を金等のワイヤ（導線）５を介してワイヤボン
ディング（熱圧着接続）しである。本発明ては樹脂モー
ルド体で覆われる部分でペレット及びワイヤを接続する
部分を除いてポリイミド系樹脂、例えばポリイミド・イ
ソインドロキナゾリンジオン樹脂膜６を形成しである。
このポリイミド系樹脂はリードフレームの段階でリード
の上面及び下面に選択的に塗布することにより形成され
るもので、リードフレームの上面では、例えば第３図に
示すように複数のリードにおいて樹脂モールドされる部
分でワイヤ５のポンディングされる内端部３ａを除いた
部分（同図に斜線）・ノチングを施した部分）である。
の上面及び下面に選択的に塗布することにより形成され
るもので、リードフレームの上面では、例えば第３図に
示すように複数のリードにおいて樹脂モールドされる部
分でワイヤ５のポンディングされる内端部３ａを除いた
部分（同図に斜線）・ノチングを施した部分）である。
半導体ベレットの取付けられるタブ上面にはポリイミド
系樹脂は形成されない。リードフレーム下面では１例え
ば第４図に示すように樹脂モールドされる部分は全面に
ポリイミド樹脂６が塗布され、クプ下面にも同様に塗布
される。リードフレームの上下面とも樹脂モールド部で
覆われない外端部にはポリイミド樹脂は形成される。な
おリードフレーム面へのポリイミド樹脂の選択的塗布は
ホトレジストマスク技術を用い、又はポツティング（滴
下）技術により被膜に形成され、然る後、ベーキングに
より硬化された状態で金属面に固定される。
系樹脂は形成されない。リードフレーム下面では１例え
ば第４図に示すように樹脂モールドされる部分は全面に
ポリイミド樹脂６が塗布され、クプ下面にも同様に塗布
される。リードフレームの上下面とも樹脂モールド部で
覆われない外端部にはポリイミド樹脂は形成される。な
おリードフレーム面へのポリイミド樹脂の選択的塗布は
ホトレジストマスク技術を用い、又はポツティング（滴
下）技術により被膜に形成され、然る後、ベーキングに
より硬化された状態で金属面に固定される。
以上実施例で説明した本発明によれば下記の理由で前記
発明の目的が達成できる。
発明の目的が達成できる。
ｔｉ＋ ポリイミド系樹脂はリードとなる金属及び成
形用樹脂との接着性が極めて良好であることにより、樹
脂封止後に樹脂とリードの間に間隙がなくなυ、リード
フレームにそっての水の浸入がなく耐湿性を向上する。
形用樹脂との接着性が極めて良好であることにより、樹
脂封止後に樹脂とリードの間に間隙がなくなυ、リード
フレームにそっての水の浸入がなく耐湿性を向上する。
（２）ポリイミド系樹脂はリード表面で内端部や外端部
には塗布されないために、ワイヤボンディングや半田デ
ィツプのための後処理が不要である。
には塗布されないために、ワイヤボンディングや半田デ
ィツプのための後処理が不要である。
本発明は前記実施例に限定されずこれ以外の変形例があ
りうる。例えば第６図に示すように、トランジスタ用の
３本のリードを有するリードフレームに本発明を適用す
ることができる。同図において、８はペレット、７ａは
タブを含むコレクタリード、７ｂはベースリード、７Ｃ
は・エミッタリードである。
りうる。例えば第６図に示すように、トランジスタ用の
３本のリードを有するリードフレームに本発明を適用す
ることができる。同図において、８はペレット、７ａは
タブを含むコレクタリード、７ｂはベースリード、７Ｃ
は・エミッタリードである。
第１図は従来の樹脂封止半導体装置の例を示す縦断面図
、 第２図は第１図に対応する一部槍断面図である。 第：３図は本発明による樹脂封止半導体装置のリードフ
し・−ムの形態を示す上面図、 第４図は同じく下面図である。 第５図は本発明による樹脂封止半導体装置の一実施１＋
ｌＪを示す縦断面図である。 第６図は本発明による樹脂封止半導体装置の他の実施例
を示す横断面図である。 １・・・ペレット、２・ タブ、３・・リード、４・・
樹脂成形体、５ ・ワイヤ、６・・ポリイミド系樹脂、
７ ａ ＋ ７ ｂ・・’Ｊ−）”、８ ・・ペレット
。 代理人 弁理士 薄 １）利 幸− 一部（ 、）゛ 第１図 １ 第 ３ 図 第 ４ 図
、 第２図は第１図に対応する一部槍断面図である。 第：３図は本発明による樹脂封止半導体装置のリードフ
し・−ムの形態を示す上面図、 第４図は同じく下面図である。 第５図は本発明による樹脂封止半導体装置の一実施１＋
ｌＪを示す縦断面図である。 第６図は本発明による樹脂封止半導体装置の他の実施例
を示す横断面図である。 １・・・ペレット、２・ タブ、３・・リード、４・・
樹脂成形体、５ ・ワイヤ、６・・ポリイミド系樹脂、
７ ａ ＋ ７ ｂ・・’Ｊ−）”、８ ・・ペレット
。 代理人 弁理士 薄 １）利 幸− 一部（ 、）゛ 第１図 １ 第 ３ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、金属からなるタブと、タブ上に固定される半導体ペ
レットと、前記タブの周辺に配設される金属からなる複
数のリードと、前記半導体ベレットの電極とリードの内
端部とを接続するワイヤ（導線）と、前記リードの外端
部以外の前記各構成部を包囲して封止する樹脂成形体と
からなる半導体装置において、ペレット及びワイヤ接続
部を除く少なくとも樹脂成形体で覆われる部分のリード
表面にポリイミド系樹脂を塗布しであることを特徴とす
る半導体装置。 ２、半導体ペレットの取付けられている面を上側として
少なくとも樹脂成形体で覆われるリードの下側全面と上
側でワイヤ接続個所以外の部分とにポリイミド系樹脂を
塗布しである特許請求の範囲第１項に記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21692082A JPS59107547A (ja) | 1982-12-13 | 1982-12-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21692082A JPS59107547A (ja) | 1982-12-13 | 1982-12-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59107547A true JPS59107547A (ja) | 1984-06-21 |
Family
ID=16695991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21692082A Pending JPS59107547A (ja) | 1982-12-13 | 1982-12-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59107547A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62154652A (ja) * | 1985-12-26 | 1987-07-09 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法 |
| JPS63288052A (ja) * | 1987-05-20 | 1988-11-25 | Nitto Electric Ind Co Ltd | 樹脂封止半導体装置 |
| JPH01261853A (ja) * | 1988-04-13 | 1989-10-18 | Tomoegawa Paper Co Ltd | 半導体装置 |
-
1982
- 1982-12-13 JP JP21692082A patent/JPS59107547A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62154652A (ja) * | 1985-12-26 | 1987-07-09 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法 |
| JPS63288052A (ja) * | 1987-05-20 | 1988-11-25 | Nitto Electric Ind Co Ltd | 樹脂封止半導体装置 |
| JPH01261853A (ja) * | 1988-04-13 | 1989-10-18 | Tomoegawa Paper Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707138B2 (en) | Semiconductor device including metal strap electrically coupled between semiconductor die and metal leadframe | |
| US7476979B2 (en) | Chip scale surface mounted device and process of manufacture | |
| US5530284A (en) | Semiconductor leadframe structure compatible with differing bond wire materials | |
| US7816187B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US7423340B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| US7939383B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US6040633A (en) | Oxide wire bond insulation in semiconductor assemblies | |
| JPH1174442A (ja) | リードフレーム及びこれを用いた半導体パッケージ | |
| US7354796B2 (en) | Method for fabricating semiconductor package free of substrate | |
| KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
| JPS59107547A (ja) | 半導体装置 | |
| JPH07211852A (ja) | リードフレーム、それを用いた半導体装置及びその製造装置 | |
| JPS6342859B2 (ja) | ||
| JPH10247701A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JPS6086851A (ja) | 樹脂封止型半導体装置 | |
| JPS5951139B2 (ja) | 樹脂封止型半導体装置の製法 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JPH08115941A (ja) | 半導体装置 | |
| JPH03149865A (ja) | リードフレーム | |
| JPS634945B2 (ja) | ||
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| KR0184061B1 (ko) | 반도체 패키지 | |
| JPH0637221A (ja) | 樹脂封止型半導体装置 | |
| JPS60119765A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム |