JPS59104845A - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JPS59104845A JPS59104845A JP57213974A JP21397482A JPS59104845A JP S59104845 A JPS59104845 A JP S59104845A JP 57213974 A JP57213974 A JP 57213974A JP 21397482 A JP21397482 A JP 21397482A JP S59104845 A JPS59104845 A JP S59104845A
- Authority
- JP
- Japan
- Prior art keywords
- data
- receiving
- transmission
- data transfer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ伝送装置に係る。
ＣＡ Ｄ （Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉ
ｇｎ）システム等では、第１図に示すようなＣＰＵ（装
置Ａ）と端末の図面出力装置（装置Ｂ）間は従来並列信
分線接続され次ハンドシェークによりデータ伝送が行な
われておシ、このようなＣＰＵと端末機間の距離は一般
に数十ないし数百ｍ程度であった。所が最近は中央のＣ
ＰＵ装置を中心に工場の各所端末がＣＡ Ｄ ＋ＣＡ
Ｍ （ＣｏｍｐｕｔｅｒＡｉｄｅｄ Ｍａｎｕｆａｃｔ
ｕｒｉｎｇ ）を実施しようとするとＣＰＵと端末の距
離が数ｋｍから十数ｋｍに及ぶことになる。このため、
第１図に示したようなＣＰＵと端末機との間を第２図に
示すようなデータ伝送回線で連結したシステムが考えら
れるが、第２図に示したようなシステムでは最大データ
転送速度が距離とともに減少してしまう欠点がある。即
ち、第１図に示す直結方式の場合のデータ転送のタイム
チャートを第３図に示す。第３図に示すように装置Ａは
装置Ｂが読込可能（ＲＲＤＹがＬｏｗレベル）かどうか
を調べ、可能であればデータ転送を開始（ＲＥＡＤをＬ
ｏｗレベル）とする。この装置Ａのデータ転送開始時点
ヲｔ１とする。ｔ、から装置Ｂの個有の時間をおいてｔ
！に装置Ｂは読込中即ち読込不可を発信し、つづいて装
［Ａはｔ３でデータ転送を止め、装置Ｂはｔ４で再び読
込可能に復帰する。装置Ａは装置Ｂの読取可能を検出し
ｔ、で再びデータ転送を開始し、以下同様に装置Ａ、Ｂ
間でデータ転送が行なわれる。ところが第２図に示すよ
うに長さしなる伝送線路が挿入されると装置Ａ。
ｇｎ）システム等では、第１図に示すようなＣＰＵ（装
置Ａ）と端末の図面出力装置（装置Ｂ）間は従来並列信
分線接続され次ハンドシェークによりデータ伝送が行な
われておシ、このようなＣＰＵと端末機間の距離は一般
に数十ないし数百ｍ程度であった。所が最近は中央のＣ
ＰＵ装置を中心に工場の各所端末がＣＡ Ｄ ＋ＣＡ
Ｍ （ＣｏｍｐｕｔｅｒＡｉｄｅｄ Ｍａｎｕｆａｃｔ
ｕｒｉｎｇ ）を実施しようとするとＣＰＵと端末の距
離が数ｋｍから十数ｋｍに及ぶことになる。このため、
第１図に示したようなＣＰＵと端末機との間を第２図に
示すようなデータ伝送回線で連結したシステムが考えら
れるが、第２図に示したようなシステムでは最大データ
転送速度が距離とともに減少してしまう欠点がある。即
ち、第１図に示す直結方式の場合のデータ転送のタイム
チャートを第３図に示す。第３図に示すように装置Ａは
装置Ｂが読込可能（ＲＲＤＹがＬｏｗレベル）かどうか
を調べ、可能であればデータ転送を開始（ＲＥＡＤをＬ
ｏｗレベル）とする。この装置Ａのデータ転送開始時点
ヲｔ１とする。ｔ、から装置Ｂの個有の時間をおいてｔ
！に装置Ｂは読込中即ち読込不可を発信し、つづいて装
［Ａはｔ３でデータ転送を止め、装置Ｂはｔ４で再び読
込可能に復帰する。装置Ａは装置Ｂの読取可能を検出し
ｔ、で再びデータ転送を開始し、以下同様に装置Ａ、Ｂ
間でデータ転送が行なわれる。ところが第２図に示すよ
うに長さしなる伝送線路が挿入されると装置Ａ。
８間の伝送線路を状態確認のための信号が往復するため
最大データ転送速度が距離とともに減少する。
最大データ転送速度が距離とともに減少する。
第２図に示す場合のデータ転送のタイムチャートを第４
図に示す。装置Ａは装置Ｂが読込可能（ＲＲＤＹがＯＦ
Ｆレベル）かどうかを調べ、可能であればデータ転送を
開始（ＲＥＡＤをＯＦＦレベル）とする。この時点をｔ
ｌｌとする。転送データを伝送線路の・伝送遅れｔ。Ｌ
（ここにｔｏは信号の伝送線路単位長の伝搬時間）を伴
って伝搬し、装置Ｂは時点ｔＩ！からデータ取込を開始
する。つづいて装置Ｂは時点ｔ’ｓにデータ取込中（Ｒ
ＲＤＹを０ＮＬ）を発信し、つづいて時点ｔｅａにデー
タ読込可能（ＲＲＤＹをＯＦＦする）に戻る。この信号
も伝送路を所定の時間遅れｔ。Ｌを伴って装置Ａに通知
される。装置Ａは装置Ｂが取込開始を知った上でｔ、６
にデータ転送を止め、ｔｓｔＯ時点で装置Ｂのデータ読
込可能を知った一ヒで、ｔｌｌの時点で再びデータ転送
を開始する。第４図のタイムチャートから明らかな如く
データの伝送線路によるスティタス確認信号の伝送遅れ
のためデータ最大転送速度は大巾に遅れる。
図に示す。装置Ａは装置Ｂが読込可能（ＲＲＤＹがＯＦ
Ｆレベル）かどうかを調べ、可能であればデータ転送を
開始（ＲＥＡＤをＯＦＦレベル）とする。この時点をｔ
ｌｌとする。転送データを伝送線路の・伝送遅れｔ。Ｌ
（ここにｔｏは信号の伝送線路単位長の伝搬時間）を伴
って伝搬し、装置Ｂは時点ｔＩ！からデータ取込を開始
する。つづいて装置Ｂは時点ｔ’ｓにデータ取込中（Ｒ
ＲＤＹを０ＮＬ）を発信し、つづいて時点ｔｅａにデー
タ読込可能（ＲＲＤＹをＯＦＦする）に戻る。この信号
も伝送路を所定の時間遅れｔ。Ｌを伴って装置Ａに通知
される。装置Ａは装置Ｂが取込開始を知った上でｔ、６
にデータ転送を止め、ｔｓｔＯ時点で装置Ｂのデータ読
込可能を知った一ヒで、ｔｌｌの時点で再びデータ転送
を開始する。第４図のタイムチャートから明らかな如く
データの伝送線路によるスティタス確認信号の伝送遅れ
のためデータ最大転送速度は大巾に遅れる。
第１表に最大データ転送速度と伝送線路長との関係を示
す。表中ｋｗ／ｓはキロワード７秒であり、伝送遅れは
５μｓｅｃ／ｈとする。
す。表中ｋｗ／ｓはキロワード７秒であり、伝送遅れは
５μｓｅｃ／ｈとする。
本発明は送信側装置と受信側装置間をデータ伝送線路で
結ばれたことによるデータ転送の遅れを解消したデータ
伝送装置を提供することを目的とする。
結ばれたことによるデータ転送の遅れを解消したデータ
伝送装置を提供することを目的とする。
かかる目的を達成した本発明によるデータ伝送装置の構
成は、データ伝送が行なわれる送信側装置と受信側装置
と、上記送信側装置並びに受信側装置を結ぶ長さＬなる
伝送線路とからなシ、上記受信側装置にバッファメモリ
を設け、該バッファメモリの中、受信側装置の使用中の
メモリが特定数Ｎｌを超えたときに上記受信側装置は上
記送信側装置にデータ転送停止の信号を送り、使用中の
メモリが特定数Ｎ、を切ったときは上記受信側装置は上
記送信側装置に対してデータ転送開始の信号を送ること
ｔ−特徴とするものである。
成は、データ伝送が行なわれる送信側装置と受信側装置
と、上記送信側装置並びに受信側装置を結ぶ長さＬなる
伝送線路とからなシ、上記受信側装置にバッファメモリ
を設け、該バッファメモリの中、受信側装置の使用中の
メモリが特定数Ｎｌを超えたときに上記受信側装置は上
記送信側装置にデータ転送停止の信号を送り、使用中の
メモリが特定数Ｎ、を切ったときは上記受信側装置は上
記送信側装置に対してデータ転送開始の信号を送ること
ｔ−特徴とするものである。
本発明によるデータ伝送装置の一つの実施例を図面に従
って説明する。
って説明する。
第５図は本発明によるデータ伝送装置の一つの実施例の
構成図を示す。第５図においてＡはＣＰＵ等のデータを
発信する装置、１は装置Ａに並列信号線で結ばれた送信
側伝送装置、２は図面：にニア７ｆｆＨ等の端末装置Ｂ
に並列信号線で結ばれた受信側伝送装置、３は送受信伝
送装置を結ぶ長さしなる光ファイバ等の伝送線路、４は
受信側伝送装置２内に設けられたバッファメモ１りであ
る。第４図におい−Ｃ１装置Ａのデータは゛第２図に示
した場合の如くデータ転送に際しいちいち受信側装置の
読込可能性を調べるものとは異なり、受信側伝送装置２
中にバッファメモリ４を設け、端末装置Ｂはバッファメ
モリ４中に蓄えられた装置Ａから転送されて来たメモリ
を逐次使用し、バッファメモリ中の使用メモリ数が下限
値Ｎ、を切ると端末装置Ｂからデータ転送開始の信号が
装置Ａに送られ、装置Ａは新しいデータを伝送装置１と
伝送線路３を介して受信側伝送装置２へ送り、バッファ
メモリ４にデータを蓄わえる。蓄わ見られたデータは端
末装置Ｂによって逐次使用されるが、データ供給速度が
使用速度を若干上廻るようにされているため上限値Ｎ８
の値になると、端末装置Ｂは装置Ａに対しデータ転送停
止の信号を送る。このようにバッファメモリ４に蓄えら
れたメモリを端末装置Ｂは自己の使用ベースに従った擬
似ＲＥＡＤをくシ返して読み込まれる。
構成図を示す。第５図においてＡはＣＰＵ等のデータを
発信する装置、１は装置Ａに並列信号線で結ばれた送信
側伝送装置、２は図面：にニア７ｆｆＨ等の端末装置Ｂ
に並列信号線で結ばれた受信側伝送装置、３は送受信伝
送装置を結ぶ長さしなる光ファイバ等の伝送線路、４は
受信側伝送装置２内に設けられたバッファメモ１りであ
る。第４図におい−Ｃ１装置Ａのデータは゛第２図に示
した場合の如くデータ転送に際しいちいち受信側装置の
読込可能性を調べるものとは異なり、受信側伝送装置２
中にバッファメモリ４を設け、端末装置Ｂはバッファメ
モリ４中に蓄えられた装置Ａから転送されて来たメモリ
を逐次使用し、バッファメモリ中の使用メモリ数が下限
値Ｎ、を切ると端末装置Ｂからデータ転送開始の信号が
装置Ａに送られ、装置Ａは新しいデータを伝送装置１と
伝送線路３を介して受信側伝送装置２へ送り、バッファ
メモリ４にデータを蓄わえる。蓄わ見られたデータは端
末装置Ｂによって逐次使用されるが、データ供給速度が
使用速度を若干上廻るようにされているため上限値Ｎ８
の値になると、端末装置Ｂは装置Ａに対しデータ転送停
止の信号を送る。このようにバッファメモリ４に蓄えら
れたメモリを端末装置Ｂは自己の使用ベースに従った擬
似ＲＥＡＤをくシ返して読み込まれる。
第６図は第５図に示す本発明によるデータ伝送装置の送
信と受信伝送装置内の回路構成をさらにくわしく示した
ものである。第６図において、Ｐ／ｓは並列・直列変換
回路、Ｓ／Ｐは直列・並列変換回路であシ、例えば８ビ
ツトで構成されるデータ信号はシｓ回路で直列信号に変
換され単一の伝送線路例えば光ファイバで伝送される。
信と受信伝送装置内の回路構成をさらにくわしく示した
ものである。第６図において、Ｐ／ｓは並列・直列変換
回路、Ｓ／Ｐは直列・並列変換回路であシ、例えば８ビ
ツトで構成されるデータ信号はシｓ回路で直列信号に変
換され単一の伝送線路例えば光ファイバで伝送される。
尚送信側制御回路５は送信側装置Ａに擬似ＲＲＤＹ ’
に発信し、装置Ａのバッファメモリ４へのデータ転送を
制御し、端末装置Ｂからの使用メモリがＮ、を切ったこ
とによるデータ転送停止の信号が来ればＲＲＤＹ −Ｏ
Ｎ としてデータ転送を停止したり、装置ＡからのＲＥ
ＡＤの信号をデータ回線に入れて受信側伝送装置Ｂへ送
信する。
に発信し、装置Ａのバッファメモリ４へのデータ転送を
制御し、端末装置Ｂからの使用メモリがＮ、を切ったこ
とによるデータ転送停止の信号が来ればＲＲＤＹ −Ｏ
Ｎ としてデータ転送を停止したり、装置ＡからのＲＥ
ＡＤの信号をデータ回線に入れて受信側伝送装置Ｂへ送
信する。
受信側制悄１回路６は端末装置Ｂに擬似ＲＥＡＤ信号を
発信し、バッファメモリに蓄えられたデータを装置Ｂの
要求に応じて供給する。さらに制御回路６はバッファメ
モリの使用中のメモリ数を監視しメモリ数が上限値ＮＩ
ｋ超えた場合はデータ転送停止の信号を装置Ａに発信し
、メモリ数が下限Ｎ２を切った場合はデータ転送開始の
信号を装置Ａに発信する。尚、第６図に示すものはデー
タ用伝送線路３．とスティタス情報用伝送線路３．は分
離されている。
発信し、バッファメモリに蓄えられたデータを装置Ｂの
要求に応じて供給する。さらに制御回路６はバッファメ
モリの使用中のメモリ数を監視しメモリ数が上限値ＮＩ
ｋ超えた場合はデータ転送停止の信号を装置Ａに発信し
、メモリ数が下限Ｎ２を切った場合はデータ転送開始の
信号を装置Ａに発信する。尚、第６図に示すものはデー
タ用伝送線路３．とスティタス情報用伝送線路３．は分
離されている。
ところで、バッファメモリのメモリ数Ｎ１上限値Ｎ１、
下限値Ｎ２は伝送線路長と信号の伝送速度によって決ま
シ、下式の関係にある。
下限値Ｎ２は伝送線路長と信号の伝送速度によって決ま
シ、下式の関係にある。
Ｎ＋ ＞ Ｎ２
ここに、
Ｎａ ：使用中のバッファメモリ数、
Ｔｏ ＝信号が伝送線路の単位長を伝搬する所要時間例
えば、５μ欧／ｈ、 Ｔｅ ；単位メモリ当シのデータ転送時間である。
えば、５μ欧／ｈ、 Ｔｅ ；単位メモリ当シのデータ転送時間である。
尚、Ｎ、 、 Ｎ！は（Ｎｓ −Ｎｔ ）が多い程デー
タ転送停止頻度は少なくなるが端末装置のメモリ使用数
に応じて適尚な値に選ばれる。
タ転送停止頻度は少なくなるが端末装置のメモリ使用数
に応じて適尚な値に選ばれる。
本発明によるデータ伝送装置によれば従来ＣＡＤ シ
ステム等でＣＰＵ涌：・か駄７７姥マの配置間隔は並列
信号接続の場合でもたかだか３００ｍしか離すことがで
きなかったが、本発明によるデータ伝送装置を使用する
ことによって、ＣＰＵと端末装置である四酌工１・倉薫
の間の距離を数りから十数りまで離すことが可能となっ
た。しかもＣＡＤの場合図面出力速度が直結の場合と同
程度に確保することができた。このためＣＰＵと図面・
本台１等端末装置の施設内設計配置が今迄の様な距離の
制限を考慮することなく行なえるようになった。
ステム等でＣＰＵ涌：・か駄７７姥マの配置間隔は並列
信号接続の場合でもたかだか３００ｍしか離すことがで
きなかったが、本発明によるデータ伝送装置を使用する
ことによって、ＣＰＵと端末装置である四酌工１・倉薫
の間の距離を数りから十数りまで離すことが可能となっ
た。しかもＣＡＤの場合図面出力速度が直結の場合と同
程度に確保することができた。このためＣＰＵと図面・
本台１等端末装置の施設内設計配置が今迄の様な距離の
制限を考慮することなく行なえるようになった。
第１図は従来のデータ処理装置の構成図、第２図は第１
図に示す中央と端末を伝送線路で結んだ場合の回路構成
図、第３図は第１図の回路構成の場合のデータ転送のタ
イムチャート、第４図は第２図の回路構成の場合のデー
タ転送のタイムチャート、第５図は本発明のデータ伝送
装置の回路構成図、第６図は第５図のものの伝送装置部
分をさらにくわしく示した回路構成図である。 図において。 １は伝信側伝送装置。 ２は受信側伝送装置、 ３は伝送線路、 ４はバッファメモリ、 ５と６は制御回路である、 特許出願人 住友電気工業株式会社 代理人 弁理士 元 石 士 部（−他１名） １ 第１図 第２図 第３図
図に示す中央と端末を伝送線路で結んだ場合の回路構成
図、第３図は第１図の回路構成の場合のデータ転送のタ
イムチャート、第４図は第２図の回路構成の場合のデー
タ転送のタイムチャート、第５図は本発明のデータ伝送
装置の回路構成図、第６図は第５図のものの伝送装置部
分をさらにくわしく示した回路構成図である。 図において。 １は伝信側伝送装置。 ２は受信側伝送装置、 ３は伝送線路、 ４はバッファメモリ、 ５と６は制御回路である、 特許出願人 住友電気工業株式会社 代理人 弁理士 元 石 士 部（−他１名） １ 第１図 第２図 第３図
Claims (2)
- （１） データ伝送が行なわれる送信側装置と受信側
装置と、上記送信側装置並びに受信側装置を結ぶ長さＬ
なる伝送線路とからな夛、上記受信側装置にバッファメ
モリを設け、該バッファメモリに受信側装置の使用中の
メモリが特定数Ｎ、を超えたときに上記受信側装置は上
記送信側装置にデータ転送停止の信号を送り、使用中の
メモリが特定数Ｎ２を切ったときは上記受信側装置は上
記送信側装置に対してデータ転送開始の信号を送ること
を特徴とするデータ伝送装置。 - （２） 上記送信側装置が送信装置と送信側伝送装置
とからなシ、上記受信側装置が受信装置と受信側伝送装
置とからなり、上記バッファメモリが上記受信側伝送装
置に配置されていて、前記バッファメモリ数Ｎ、特定数
Ｎ、、Ｎ、の間に下記の関係、 Ｔｅ Ｎｓ ＞ Ｎｔ ここに、 Ｎａ ：使用中のバッファ数、 Ｔｏ ＝伝送線路の単位長当りの伝搬時間、Ｔｅ：単位
メモリの転送時間、 があることを特徴とする特許請求の範囲第１項記載のデ
ータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57213974A JPS59104845A (ja) | 1982-12-08 | 1982-12-08 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57213974A JPS59104845A (ja) | 1982-12-08 | 1982-12-08 | デ−タ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104845A true JPS59104845A (ja) | 1984-06-16 |
| JPH0410775B2 JPH0410775B2 (ja) | 1992-02-26 |
Family
ID=16648143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57213974A Granted JPS59104845A (ja) | 1982-12-08 | 1982-12-08 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104845A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622734A (ja) * | 1985-06-28 | 1987-01-08 | Sony Corp | 情報サービスシステム |
| JPS63182935A (ja) * | 1987-01-26 | 1988-07-28 | Hitachi Cable Ltd | 回線交換ル−プネツトワ−クにおけるハンドシエイク通信方式 |
| US5361841A (en) * | 1993-05-27 | 1994-11-08 | Shell Oil Company | Drilling and cementing with blast furnace slag/polyalcohol fluid |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5787254A (en) * | 1980-11-19 | 1982-05-31 | Hitachi Ltd | Data repeating installation |
| JPS57173255A (en) * | 1981-04-17 | 1982-10-25 | Mitsubishi Electric Corp | Facsimile transmitter |
-
1982
- 1982-12-08 JP JP57213974A patent/JPS59104845A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5787254A (en) * | 1980-11-19 | 1982-05-31 | Hitachi Ltd | Data repeating installation |
| JPS57173255A (en) * | 1981-04-17 | 1982-10-25 | Mitsubishi Electric Corp | Facsimile transmitter |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622734A (ja) * | 1985-06-28 | 1987-01-08 | Sony Corp | 情報サービスシステム |
| JPS63182935A (ja) * | 1987-01-26 | 1988-07-28 | Hitachi Cable Ltd | 回線交換ル−プネツトワ−クにおけるハンドシエイク通信方式 |
| US5361841A (en) * | 1993-05-27 | 1994-11-08 | Shell Oil Company | Drilling and cementing with blast furnace slag/polyalcohol fluid |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410775B2 (ja) | 1992-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554659A (en) | Data communication network | |
| US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
| US5584033A (en) | Apparatus and method for burst data transfer employing a pause at fixed data intervals | |
| US8260979B2 (en) | Method and apparatus for simultaneous bidirectional signaling in a bus topology | |
| KR900000776A (ko) | 주변 제어기와 어댑터 인터페이스 | |
| US6539444B1 (en) | Information processing apparatus having a bus using the protocol of the acknowledge type in the source clock synchronous system | |
| JPS59104845A (ja) | デ−タ伝送装置 | |
| JPH0337221B2 (ja) | ||
| JPS58107743A (ja) | デ−タ転送方式 | |
| US6877052B1 (en) | System and method for improved half-duplex bus performance | |
| CN1656760B (zh) | 协议内阻抗补偿控制 | |
| JPH0564384B2 (ja) | ||
| JP2800764B2 (ja) | データ転送制御方式 | |
| JPH1188381A (ja) | 通信システム、ｕｓｂファンクションデバイス、通信システム制御方法および通信状況表示プログラムを記録した媒体 | |
| KR950005802B1 (ko) | Vme버스의 dtb용 데이타 전송 장치 | |
| JP2616010B2 (ja) | パケットネットワーク | |
| JP2758752B2 (ja) | 共通バス競合調停方式 | |
| JPH0247906B2 (ja) | ||
| JPWO2004107188A1 (ja) | データ処理装置及びデータ通信方法 | |
| JP2000049808A (ja) | 赤外線通信機能を有する外部記憶装置、データ処理装置および通信システム | |
| JPH11122275A (ja) | シリアル通信システム | |
| JPH06124268A (ja) | 多重化バスにおけるロック転送方式 | |
| TW311194B (en) | The bi-directional FIFO with parity generator/checker | |
| JPS62252237A (ja) | デ−タ通信装置 | |
| JPH0113575B2 (ja) |