JPS59103427A - 信号レベル変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一方の端子が共通の基準電位点を成す第１直流
電源によって給電され、２つの出力信号レベルを♀する
飽和タイプの一方の第１論理回路と、一方の端子が共通
の基準電位点に接続され、他方の端子が前記第１直流電
源の他方の端子の電圧に対し反対の極付の電位点に接続
される第２直流電源によって給電され、前記信号レベル
とは別７− の２つの他の信号レベルを呈する非飽和タイプの他方の
第２論理回路との間の信号レベルを変換する変換回路に
あって、中継端子が特に第１論理回路の出力信号を受信
して、前記変換回路の出力端子における信号を前記第２
論理回路の入力に好適なレベルの信号に変換するための
信号レベル変換回路に関するものである。

ディジタル信号を処理する装置、特に最近のコンピュー
タでは、ＴＴＩ−論理回路（または等値論理回路）の信
号レベルに対応するレベルを有している信号をＥ’ＣＩ
／ＣＭＬタイプの論理回路に適した信号に変換したり、
その逆に変換したりする必要がある。

実際上、例えば周辺素子の揚台のように、消費電力は低
くする必要はあるも、スイッチング速度は特に問題にな
らないような場合にはＴ　Ｔ　Ｌタイプの論理回路を用
いるのが慣例になっている。これに対し、電流／スイッ
チングモードのＥＣＬ／ＣＭ’Ｌタイプの論理回路は飽
和しないし、しかも論理回路の偏′差も少ないために高
速度で作動する８− ことが証明されている。これがため、このＦ　Ｃｌ−／
ＣＭＬ論理回路はディジタルデータを極めて高速度で処
理する必要のある中央素子に用いるのが有利である。

従って、上述したような異なるタイプの論理回路間にて
信号を変換し得るようにし、また最適な変換状態が得ら
れるようにするのが望ましく、実際上、供給電圧が変動
していて、大きな温度範囲にわたる所定レベルの雑音が
ある場合でも予定したスイチングレベルが得られるよう
にする必要がある。さらに、電気的な尺度以外に変換回
路の集積化を容易とし、必要な素子数を減らし、従って
それら変換回路を簡単とし、かつ製造方法に関連Ｊる必
然的な変動に対する感度を低くすると云うような技術的
な問題もある。

冒頭にて述べた種類の変換回路は特に、米国特許第３．
９５９．６６６号から既知である。

従来回路では、スイッチングレベルの電圧が温度の関数
として所望な可能性、即ちＴＴＬタイプの論理回路の場
合のように、２つの半導体接合での直流電圧降下に対応
する可変性を早さないことを確めた。従って、斯程回路
の雑音余裕度では通常特定化される全温度範囲にわたり
標準の諸要求を満足させることができない。

さらに、従来回路ではトランジスタのベース・コレクタ
接合に並列にショッｌ−キーダイオードを用いて、この
トランジスタを飽和させないようにしている。ところで
、このタイプのダイオードの集積化はＴ　Ｔ　Ｌ技法に
よって変換回路を得る場合には簡単であるが、変換回路
を所定のＣＭＬ技法に基いて実現すべき場合は上記ダイ
オードの集積化は困難である。

ショットキーダイオードをなくしたり、そのダイオード
の代りに不飽和トランジスタを用いたりすることができ
ることは勿論である。ショットキーダイオードをなくす
最初の場合にはトランジスタの飽和によってスイッチン
グ速度が適用できないレベルにまで低下してしまう。ま
た、第２の場合にはダイオードをトランジスタと変換し
、このトランジスタに複数個の補足抵抗を追加する必要
があるため、所望なスイッチング速度を得るには比較的
多数の構成部品が必要である。

本発明の目的は特に従来回路の欠点を除去することにあ
る。

本発明の主目的は大きな作動温度範囲内にて２つの論理
回路間の信号レベルを満足に適合させることにある。

本発明の他の目的は、構成素子を複雑な作用をする第２
論理回路と一緒に集積し得ると共に同じ技術的な規則に
基いて画成し１ｑる簡単な構成の変換回路を提供するこ
とにある。

本発明は冒頭にて述べた種類の信号レベル変換回路にお
いて、該変換回路が、ベースが一方では第１順方向半導
体接合を経て共通の基準電位点の電位に対して所定の電
位を呈する変換回路における第１電位点に、他方では限
流素子を経て中継端子に接続されるエミッタホロワトラ
ンジスタと；第２直流電源の前記他方の端子とエミッタ
ホロワ１〜ランジスタのエミッタとの間に接続される定
電流源ど； −１１− 一方の第１接続線がエミッタホロワトランジスタのエミ
ッタに接続され、他方の第２接続線が共通の基準電位点
の電位に対して所定の電位を早する変換回路における第
２電位点に接続される定電流源用の負荷素子； とを具えており、かつ 負荷素子の前記第１接続線が第２論理回路の入力に対す
る信号を搬送する変換回路の出力端子を成し、第２論理
回路の入力信号の内の一方のレベルを、エミッタホロワ
トランジスタがカット・オフされている際に定電流源の
電流が流れることにより負荷素子での電圧降下にて変換
回路の第２電位点の電位に基いて決定し、論理回路の入
力信号の内の他方のレベルをエミッタホロワトランジス
タが導通している際におけるこのトランジスタのエミッ
タの電位によって決定するようにしたことを特徴とする
。

なお、「共通の基準電位点の電位に対して所定の電位を
呈する変換回路における電位点」とは共通の基準電位点
そのもの、または例えば半導体接１２− 合の順方向の降下電圧のような、共通の基準電位点の電
位とは一定の値たり電位が異なる点を意味するものとす
る。また、［電流源用の負荷素子］とは、抵抗、ダイオ
ードまたはトランジスタのような、定電流源によって供
給される電流が流れる際に適当な電圧降下を呈する任意
の素子を意味するものとづる。さらに、［半導体接合１
とはダイオードだけでなく、ダイオードとして機能する
よう接続したトランジスタ、即ち、ベースとコレクタを
互いに接続して、これにより一方の出力電極を構成し、
エミッタにより他方の電極を構成するようにした１〜ラ
ンジスタも意味するものとする。

本発明による変換回路の利点は、その回路を前記第２論
理回路内に簡単に集積化させることのできる限定数の素
子で構成し得る点にある。斯かる本発明回路は第１論理
回路をＴ　Ｔ　Ｌによって構成する場合における十Ｖｃ
ｃの如き第１直流電源の端子を具えていない。

第１直流電源の端子間における電位は中継端子を経て変
換回路に供給されるだけである。従って、斯様な変換回
路を組込む第２論理回路の集積回路のビン数を節約する
ことかできる。

最後に、また後に詳述するように、変換回路の入力信号
のレベルと出力信号のレベルとの間の偏差は極めて大き
な温度範囲にわたり両立し得るように保つことができる
。

本発明の第１の実施例では、所定電位にある変換回路の
第１および第２電位点を共通の基準電位点に接続し、エ
ミッタホロワトランジスタのコレクタを前記直列回路の
接続点の一方に接続する。

例えば、直列回路を中継端子から順に配置する限流抵抗
と補足半導体接合とによって形成する場合には、エミッ
タホロワトランジスタのコレクタを直接中継端子に接続
するか、または限流抵抗と補足半導体接合との間の接続
点に接続するか、或いはエミッタホロワトランジスタの
ベースに直接接続することかできる。しかし、直列回路
の素子の配列順序は反対とすることもでき、この場合に
はエミッタホロワ１ヘランジスタのコレクタの接続個所
を選択する必要がある。

１５− 後に詳述するように限流抵抗の値は］−ミッタホロワ１
〜ランジスタのコレクタ電流をこの抵抗を経て流すか、
流さないかに応じてそれぞれ別の値に選定する必要があ
る。

■ミッタホロワ１〜ランジスタの］レクタ電流を限流抵
抗に流さない場合には、エミッタホロワトランジスタの
ベースに対する制御信号を供給する中継端子がこのｌ〜
ランジスタのコレクタ電流も供給する。

本発明の伯の好適な実施に当っては、前記直列回路にお
【プるエミッタホロワトランジスタのコレクタ接続点と
前記１〜ランジスタのベースとの間に追加の限流抵抗を
設ける。このようにすれば中継端子によって供給される
電流量を減らせると云う利点がある。

本発明の第２の実施例の変換回路は、信号レベル変換回
路において、前記第１電位点を関連する半導体接合の第
１電極に接続し、該半導体接合の第２電極を共通の基準
電位点に接続し、前記関連する半導体接合の第１電極と
前記第２直流電源の−１ａ　− 前記他方の端子との間に前記半導体接合に順方向電流を
与える別の関連する電流源を接続し、かつ前記直列回路
が２個の補足半導体接合を具えるようにしたことを特徴
とする。

それ故、この第２の実施例の場合にはエミッタホロワト
ランジスタのベース制御電圧が第１の実施例の場合に比
べて半導体接合の順方向電圧降下分の値だけシフトされ
ることになる。従って、この場合にはエミッタホロワト
ランジスタのコレクタを共通の基準電位点に接続するの
が有利である。

この際、コレクタ電流は共通の基準電位点から供給され
、最早中継端子からは供給されず、従ってこの端子での
電流消費が低減される。

第１の実施例にも適用し得るが、本発明の第２の実施例
の特に有利な変更は、追加の電流源、特に追加のベース
抵抗をエミッタホロワトランジスタのベースと第２直流
電源の前記他方の端子との間に接続することにある。こ
の追加の電流源としては前記定電流源によって供給され
る電流よりも弱い電流を供給するものを選定するが、こ
のよう−Ｉ　Ｏ− な追加の電流源によってエミッタホロワトランジスタの
増幅度が変換回路の作動に及ぼす影響を調整し、その影
響を無祝し得る程度に小さくすることができる。

本発明の第２の実施例のＭ１変形例によれば、変換回路
における前記所定の第２電位点を前記第１電位点に接続
する。

さらに本発明の第２の実施例の第２変形例によれば、負
荷素子をエミッタ小ロワトランジスタと同一極性を有す
る後に負荷トランジスタと称するトランジスタによって
構成し、このトランジスタのエミッタにより前記第１接
続線を構成し、ベースにより第２論理回路の内部レベル
の内の一方のレベルの電位を早する前記第２接続線を構
成し、かつコレクタを共通の基準電位点に接続せしめる
ようにする。

さらに、中継端子が第２０ング〜テールド−ペアートラ
ンジスタの内の第１トランジスタを制御すべく”ＯＲ“
′ゲートとして接続した第１０ングーテールドーペアー
トランジスタを具えている第２論Ｊ！ｌｊ回路の出力端
子から到来する信号を第１論理回路に転送するために受
信し得るようにした変換回路場合には、第１０ングーテ
ールドーペア−１−ランジスタの一方のトランジスタの
ベースが第１変換選択入力端子を成し、他方のトランジ
スタのベースが第２論理回路用の信号を受信するように
し、第２０ングーテールド−ペアートランジスタの内の
第１トランジスタのコレクタと共通の基準電位点どの間
の結線部に前記関連する半導体接合を構成する半導体接
合を設け、前記第２０ングーテールドーペアートランジ
スタに給電する電流源が前記関連する電流源を成し、第
２０ングーテールドーペアートランジスタの第２トラン
ジスタのコレクタを順方向半導体接合を経て共通の基準
電位点に接続すると共に中継端子にも直接接続し、かつ
負荷トランジスタのベースが第１選択入力端子に対して
相補的に制御される第１選択入力端子を成すようにする
のが有利である。従って、斯種の変換回路は僅か１つの
中継端子を用いるだけで２つの論理回路間で信号を双方
向に変換するのに１９− 使用することがで゛きる。

図面につぎ本発明を説明する。

第１図には本発明による変換回路の全体的な回路図を破
線１２にて囲んで示しである。例えばＴ　Ｔ　Ｌのよう
な飽和タイプの第１論Ｊ」回路１１には第１直流電源１
４から給電し、この電源の負端子１５は共通の基準電位
点Ｍをもって構成する。Ｖｃｃにて総称する電位は電源
１４の正端子１６から供給する。

例えばＥ　ＣＬまたはＣＭＩ−のような非飽和タイプの
第２論理回路は破線１２にて示す枠内に示してあり、こ
の回路は変換回路１０と一緒に同一半導体本体に同時に
集積化するのが好適なため、変換回路１０の隣りに示し
である。第２論理回路１２への給電は第２直流電源２０
により行ない、この電源の正端子は共通の電位点Ｍに接
続する。■や　にて総称する電位は第２直流電源２０の
負端子２１から供給する。第１論理回路１１の出ノＪ端
子は出力端子１７に埠われる。この出力端子１７は抵抗
ＲＣを経て回路１１の外部にて電位ＶＣＣに接続する。

抵抗Ｒｃは回路１１の出力部におけるトランジスタＴ１
１のコレクター２〇− に対する負荷として作用する。

第１論理回路１１の出力端子１７は変換回路１０の一部
を成す中継端子２２に接続する。変換回路１０はエミッ
タホロワトランジスタＴ１を具えており、このトランジ
スタのベースは一方では順方向に接続した第１半導体接
合Ｊ１を経て共通基準電位点Ｍの電位に対し所定の電位
を有する回路１０の第１電位点Ｐ１に、他方では特に限
流抵抗Ｒ１と順方向に接続した少なくとも１個の補足半
導体接合Ｊ２とから成る直列回路を経て中継端子２２に
接続する。

図面の明瞭化のために半導体接合Ｊ１およびＪ２をダイ
オードとして表わしたが、これらの半導体接合としては
ダイオード接続したトランジスタを用いるのが有利であ
ることは当業者にとって明らかなことである。また、半
導体接合Ｊ１およびＪ２としては後述するように他の半
導体接合を用いることもできる。

変換回路１０は電位点ＶＥＥ　　とエミッタホロワトラ
ンジスタＴ１のエミッタとの間に接続される特にＥＣＬ
／ＣＭＬ技法に基く慣例の構成の定電流源Ｓ１も具えて
いる。この定電流源Ｓ１は電流値が１の電流を供給する
。

変換回路１０は負荷素子Ｚも具えており、この素子の一
方の接続線２４をエミッタホロワトランジスタＴ１のエ
ミッタに接続し、他方の接続線２５は共通基準電位点Ｍ
の電位に対して所定の電位を有する回路１０の第２電位
点Ｐ２に接続する。

変換回路１０の出力端子２７は負荷素子Ｚの第１接続線
２４ど共通とする。出力端子２７は第２論理回路１２の
入力に対する信号を搬送する。これらの信号の内の低レ
ベルのものは第２電位点Ｐ２の電位に基いて決定され、
そのレベルはエミッタホロワトランジスタＴ１が中継端
子２２の低レベルに応答してカッ］へ・オフされている
際に電流ｌが負荷素子Ｚを流れることによる電圧降下に
よって決定され、また出力端子２７によって搬送される
信号の高レベルはエミッタホロワトランジスタＴ１が中
継端子２２の高ベルに応答して導通している際のこのト
ランジスタのエミッタの電位によって決定される。

出力端子２７の高レベルは第１電位点Ｐ１の電位に極め
て正確に対応する。その理由は半導体接合Ｊ１がエミッ
タホロワトランジスタＴ１の電圧ＶＢＥ　を実質上平衡
させるからである。

後述するように、トランジスタＴ１のコレクタ端子２８
は条件に応じて回路１０のいずれかの適当な接続点に接
続することができ、この接続点はトランジスタＴ１が導
通状態において、電流値がほぼＩに相当するエミッタ電
流を放出し得るも、このトランジスタＴ１は飽和しない
ような点とする。

第２論理回路１２についてはメモリに対する差動入力段
３０だけを示してあり、この入力段の一方のトランジス
タの入力ベースには端子２７によって搬送される信号を
供給し、他方の入力ベースには基準電位ＶＲを供給する
。実際上、第２論理回路１２の構成は従来の１、特にＥ
　ＣＬ／ＣＭ　Ｌタイプの論理回路によるものであり、
その構成は本発明の要部とする所ではない。

第２図は本発明による変換回路１０の第１の実施例を示
す回路図であり、ここに第１図の変換回路１０における
対応する素子には同一符号を付して示一つつ− しである。第２図の変換回路が第１図の変換回路１０と
相違する点はつぎの点である。即ち、電位点Ｐ１とＲ２
を一緒に接続して共通の基準電位ＱＭに接続し、かつト
ランジスタＴ１のコレクタ端子２８を抵抗Ｒ１と半導体
接合Ｊ２との接続点に接続した点である。さらに、本例
では負荷素子７を抵抗値がＲの抵抗で構成するようにす
る。

つぎに第２図の変換回路１０の作動につき説明するが、
先ずは中継端子２２が低レベルにあるものとする。例え
ばＴＴＬ論理回路の場合、このことは中継端子２２の電
位が約＋　０．４Ｖよりも低い電位にあることを意味す
る。第１図から推論し得るように、この低レベル状態は
抵抗ＲＣの負荷がかかるトランジスタＴ１１が飽和する
ことにより定められる。このような状態ではトランジス
タＴ１がカット−オフされて、電流■が負荷素子Ｚ＝Ｒ
に流れ、端子２７を（０−Ｒ１）ボルトに相当する電位
の低状態にする。ＲおよびＩの値は任意に選定して、こ
れらの積による電圧降下値が第２論理回路１２の入力端
子にて所望される電圧偏差値に等しくなるようにする。

例えば、ＣＭＬタイプの論理回路の場合にはＩを０．５
ｍ　Ａとし、Ｒを約８００Ωとすれば、その電圧偏差値
は約０．４ボルトとなる。

ＥＣＬ論理回路の入力の場合にＲを約１．６にΩとなる
ように首尾良く設定すれば、その入力電圧偏差値は約０
．８ボルトとなる。なお、低状態における中継端子２２
と、端子２７との間の降下電圧はトランジスタＴ１を導
通させるのには不十分であることは明らかである。

つぎにトランジスタＴ１が導通して、この１−ランジス
タがＴ’　／　２に相当するエミッタ電流を放出するま
でに中継端子２２の電位が増大するものとする。この際
、負荷素子にも定電流ｍＳ１から到来するＩ／２の電流
が流れる。この場合に中継端子２２を経て得られる重位
置を第１論理回路のスイッチングレベルと称し、一方変
換回路１０の出力端子２７を経て得られる電位を第２論
理回路のスイッチングレベルと称する。■Ｔの値は次式
（１）によって近似的に求めることができる。即ち、−
２４− ＶＴ＝Ｒ１，Ｉ／２＋ＶＪ２＋ＶＢＥ（Ｔｌ）−Ｒ・Ｉ
／２　　、、、、、、（］）なお、トランジスタＴ１の
ベース電流値はこのトランジスタのエミッタおよびコレ
クタ電流の値に対し無視し、エミッタおよびコレクタ電
流の値は互いに等しくした。また、上式（１）における
Ｖ、２　は半導体接合Ｊ２における順方向電圧降下値を
示し、Ｖ　　　（ＴＩ）はトランジスタＴ１のＥ ■ミツターベース接合の順方向電圧降下値を示す。

Ｒ１＝Ｒとすれば、第１論理回路のスイッチングレベル
が２つの順方向接合電圧の降下分の値に極めて近い値と
なり、しかもそのレベルが温度の関数としてそれ相当の
可変性を呈することは明らかである。

ＴＴＬ論理回路がスイッチングレベルによって特徴付け
られ、そのレベル値（１，３ボルト程度である）が、２
つの接合降下電圧と同様に温度と」（に変化することは
既知である。従って、上述した例の変換回路によれば、
２つの論理回路間のスイッチングレベルを温度の関数と
して所望通りに両立させることができる。その理由は、
出力端子におけるスイッチングレベルは安定しているか
らであり、これはＣＭＬ論理回路にとっては好都合なこ
とである。温度関数と同様な他の所望な可変性は、直列
回路２３に１個または数個の順方向接合を設けて入力ス
イッチングレベルの可変性を大きくしたり、または端子
２４と２１との間に１個または数個の順方向接合を介挿
させることにより出力レベルの可変性を大きくしたりす
ることによって簡単に得ることができる。

ついで、中継端子の電位がスイッチングレベルを越して
、第１論理回路の高状態にまで増大した場合について考
察する。この場合、トランジスタＴ１のエミッタ電流は
その値が■となるまで増大する。なお、抵抗Ｒに流れる
電流は相殺され、端子２７は０ボルトの高状態に達する
。中継端子２２の電位以上の電位に対しては、導通状態
の１〜ランジスタと高状態の端子２７との間の半導体接
合がＯボルトに保持される。中継端子１２の高状態では
、変換回路１０の入力電流が限流抵抗Ｒ１によって制限
される。

第３図は第２図の変形例であり、この例でも第１図の回
路に対応する素子には同一符号を１勺して示しである。

第３図の回路と第２図の回路との相違点は、限流抵抗Ｒ
１を中継端子２２に直接接続し、■ミッタホロワトラン
ジスタＴ１のコレクタを半導体接合Ｊ２の第１電極３１
に接続し、追加の限流抵抗Ｒ２を直列回路におりる半導
体接合Ｊ２の第１電極３１とトランジスタＴ１のベース
との間に設け、半導体接合Ｊ２の第２電極３２を限流抵
抗Ｒ１に接続した点にある。さらに第２図の回路と相違
する点は電流源Ｓ１に対する負荷素子をこの電流源に対
して順方向に接続される半導体接合Ｊとした点にある。

第３図の回路は第２図の回路とほぼ同様に作動づる。中
継端子２２の電位が低状態にある場合には１〜ランジス
タＴ１がカッ１〜・オフされる。この場合、電流１が半
導体接合Ｊに流れ、出力端子２７は低状態となり、この
端子の電位は（０−Ｖ、）不導体接合、Ｊでの順方向電
圧降下値を示す。またＶｌ　の値は第２論理回路の入力
端子におけるレベル偏差も表わし、その値は電流Ｉの値
および予じめ選定されている半導体接合Ｊの特性に依存
する。

中継端子２２の電位が低状態から増大すると、電流Ｉの
増加分がトランジスタＴ１のエミッタに供給されて出力
端子２７の電位は増大する。その電位が第２論理回路の
入力に対するスイッチングレベルとして規定される値−
ＶＪ／２に達する場合には、電流Ｉの内の半導体接合Ｊ
を流れる分の電流が極めて小さくなり、この際電流■の
大部分がトランジスタＴ１のエミッタによって供給され
ることは明らかである。このような状態にて中継端子２
２を経て得られる電位ＶＴは次式（２）によって近似的
に求めることができる。即ち、 なお、Ｒ１・Ｉ／βの項は無視してあり、増幅度β−Ｉ
Ｅ　　（ＴＩ＞／Ｉβ（Ｔ１）は一般に高い値を呈する
。抵抗値は、 Ｒ１ユ■Ｊ／（２・Ｉ）　−Ｒ２・／βのように選定し
得るため、第１論理回路のスイッチングレベルは２つの
順方向接合電圧の降下分に再びほぼ等しくなり、そのレ
ベルは温度の関数と同様な対応する可変性を呈するよう
になる。実際−１］、項ＶＪ／２はそれを第２論理回路
のスイッチングレベルの値として選定しであるから、温
度が変化する場合でも確実に一定となるようにする電圧
レベルを表わすことは明らかである。さらに、Ｒ２の値
を多少高目として、高状態での中継端子２２における入
力電流の値を抵抗Ｒ１が単独で用いられる場合（第２図
の回路の場合のように）よりも著しく低減させることは
容易であるが、その値は変換回路の入ノ〕におけるスイ
ッチングレベルがトランジスタＴ１の増幅度βに著しく
依存するようになる電位点程には高（ない。これがため
、追加の限流抵抗Ｒ２を設ければ、高状態における変換
回路１０の入力電流を著しく低くすることができ、また
抵抗Ｒ１の値を主パラメータとして、これにより第１論
理回路のスイッチングレベルを調整し得ると云う利点が
ある。従って、追加の限流抵抗Ｒ２を設けることは、第
２図の回路に対し、負荷素子として抵抗Ｒの代りに半導
体接合Ｊを用いることによる第２の変形例とは関係のな
い更に別の変形例であることは明らかである。第３図に
示し１〔回路と第２図の回路との第３の変更点は直列回
路２３への１−ランジスタＴ１のコレクタ接続点にある
。

第４図は第１図の総体回路によって説明したような本発
明による変換回路の第２の実施例を示すものであり、こ
に第１図における素子に対応するものには同一符号を付
して示しである。

第４図の回路が第１図の回路と相違する点はつぎの点で
ある。即ち、 一電位点Ｐ１とＲ２を共に関連する半導体接合Ｊ４の第
１電極３５に接続し、またこの半導体接合Ｊ４の第２電
極３６を共通の基準点Ｍに接続して、半導体接合Ｊ４の
第１電極３５と給電線ｖＥＥ　との間に接続した関連す
る電流源Ｓ２の順方向電流を半導体接合Ｊ４に与えるよ
うにする。斯かる電流源Ｓ２は電流源Ｓ１の電流ｌの値
よりも僅かに高い値の電流Ｉ２を放出すべく選定する。

従って、作動中半導体接合Ｊ４には常時給電されている
ため、電位点Ｐ１およびＲ２の電位は共通の基準電位点
Ｍにおける電位よりも常に低い電位にある。；−さらに
、直列回路２３が第１〜３図に示すような単一の半導体
接合の代りに２個の補足半導体接合Ｊ２とＪ３を貝えて
いる。； 一トランジスタＴ１のコレクタ端子２８を共通の電位点
Ｍに直接接続する。； 一トランジスタＴ１のベースと給電線Ｖ。との間に追加
の電流源Ｓ３を接続する。この電流源Ｓ３は電流値が１
３の電流を供給すべく設計する。

なお、斯かる電流値Ｉ３はＩとＩ／βとの間の値に選定
するのが有利である。斯様な電流ｍＳ３は給電線ＶＥＥ
　　に接続する高抵抗値の簡単なベース抵抗で構成する
とができる。

第４図の例では電流源Ｓ１の負荷素子を抵抗Ｒとする。

つぎに、この例の変換回路の作動を、中継端子２２が低
状態にあり、トランジスタＴ１がカット・オフされてい
る場合につき簡単に説明する。

実際上、半導体接合Ｊ４での電圧降下によるトランジス
タＴ１のベースにおける電位シフトは補足半導体接合Ｊ
３によって補償される。さらに、電流源Ｓ３はトランジ
スタＴ１を一層強力に非導通にならしめる作用も有して
いる。出力端子２７は低状態にあり、この端子の電位は
（−Ｖ、、−Ｒ−１）即ち半導体接合Ｊ４での順方向電
圧降下によって負方向にシフトされる項Ｒ−１により説
明した第２論理回路のレベル偏差値に相当する。−ＶＪ
４によるシフトのために、変換回路１０の出力信号が第
２論理回路の段に適用されるようになり、斯かる第２論
理回路の他の入力には、Ｅ　ＣＬ／ＣＭ　Ｌ技法から既
知のように、順方向の接合電圧降下によって同様に負方
向にシフトされる基準電位が与えられることは明らかで
ある。

中継端子２２の電位を低状態から高状態にまで上昇させ
ると、トランジスタＴ１のベース電位はそのトランジス
タのベース・コレクタ通路が導通し始めるまでに増大す
る。

そこで、トランジスタＴ１のエミッタによって供給され
る電流が１／２に等しくなる場合につき考察する。この
瞬時に負荷素子にもｒ／２に相当する電流が流れる。こ
の場合における出力端子２７の電圧レベルが第２論理回
路のスイッチングレベルと称するレベルである。この際
、中継端子２２を経て得られる電位Ｖ、は次式（３）に
よって近似的に求めることができる。即ち、 Ｖ　〜Ｒ１、（Ｉ３　＋Ｉ／２β）＋ｖＪ２＋ｖＪ８十
− ＶＢＥ　（Ｔｌ　）　　Ｒ’　Ｉ／２　　ＶＪ４”・”
’　（３）上式はつぎのように書き直すことができる。

ＶＴχＲ１・（Ｉ　３　＋Ｉ／２β）−Ｒ・Ｉ／２　＋
２・■Ｊなお、上式中のＶ、は順方向の降下電圧を示す
。

第１論理回路をＴＴＬタイプのものとする場合のように
、第１論理回路のスイッチングレベルをＶｒ＝２・Ｖ　
に位置させるのが望まれる場合には、Ｒ１（２・１３／
Ｉ＋１／β）ユＲの関係が得られる。

第２図の例にて既に利用した数値、即ちＩ＝０．５ｍ　
Ａ　、　Ｒ＝　８００Ωを再び選定し、かつ１３＝０、
釦Ａに選定すると、項Ｉ／βは項２・Ｉ３／Ｔ（これは
０．４に相当する）に比べて殆ど問題にならない程に小
さいから、Ｒ１＝２にΩが得られる。

トランジスタＴ１のコレクタ電流が本例の場合のように
１〜ランジスタＲ１を通らない場合には、追加の電流源
Ｓ３を設けるのが有利なことは前述した所から明らかで
ある。電流源Ｓ３がない場合には、抵抗Ｒ１の抵抗値を
トランジスタＴ１の増幅数βの関数として選定する必要
がある。

中継端子２２の電位を第１論理回路のレベルＯに向けて
増大させると、抵抗Ｒを流れる電流が相殺され、端子２
７は一■、４　　に相当する値の高状態に持たらされる
。この際、１〜ランジスタＴ１のコレクタ電流は共通の
基準電流点Ｍから導出され、かつ抵抗Ｒ１の抵抗値は高
いことからして、斯かる高状態における中継端子２２で
の電流消費量は前述した例の場合よりも低減されること
は明らかである。

第５図は本発明による変換回路の他の例を示すものであ
り、この回路の構成は第４図の例のものにほぼ等しいが
、これは２つの論理回路間にて信号を双方向に変換する
のに適用するものである。

第５図の素子の内で第４図の素子に対応するもの、およ
び同様な機能をするものには同一符号を付して示しであ
る。

本例では、入力または出力信号がバス２２０を経て中継
端子２２に到来するＴＴＬタイプの論理回路（図示「ず
）とＣＭＬタイプの論理回路との間での双方向信号レベ
ル変換につき考察する。バス２２０にはＶＣＣに接続さ
れる抵抗Ｒｅの負荷をかける。内部に変換回路１００を
物理的に集積化しであるＣＭＬ論理回路は、例えばゲー
トを分散させた回路網またはメモリのような複雑な機能
をする論理回路とする。この論理回路の内の本発明に必
要な部分だけ、即ち変換回路１００によるレベル変換後
のＴＴＩ−論理回路から到来する信号入力に対するＣＭ
１入力回路１２０と、ＣＭＬ論理回路から到−，３ｂ− 米する信号出力に対するＴ　Ｔ　Ｌ論理回路とするＣＭ
Ｌ出力回路２００だけを示しである。なお上記各信号の
中継はいずれも中継端子２２だけで行なう。

ＣＭＬ出力回路２００はトランジスタＴ２Ｏ３を制御す
るｌｌ　ＯＲＩ＋ゲートとして接続される第１０ングー
テールドーペアートランジスタＴ２Ｏ１、Ｔ２Ｏ２を具
えており、上記トランジスタＴ２Ｏ３はｌ・ランジスタ
Ｔ２Ｏ４と共に第２のロングーテールトーペアを成す。

１〜ランジスタＴ　２０１およびＴ２Ｏ２のコレクタは
２つの論理回路の共通基準電位点Ｍに接続する。

上記両トランジスタＴ２Ｏ１およびＴ２Ｏ２のエミッタ
共通導線は電流源Ｓ２１を経てＶＥＥ　に接続すると共
に、トランジスタＴ２Ｏ３のベースにも直接接続する。

トランジスタＴ２Ｏ４のベース電位はＣＭＩ−論理回路
の基準電位レベルｖＲ２に持たらされ、この電位レベル
の値は第１０ングーテールドーベアに対する第２のロン
グーテールドーペアートランジスタの状態によって与え
られることから、上記基３６− １（（電（ｉ’／のレベルは「第２レベル」ど称される
。トランジスタＴ２Ｏ４の二ルクタは順方向半導体接合
Ｊ５を経て共通の基準電位点Ｍに接続すると共に中継端
子２２にも直接接続する。トランジスタＴ２Ｏ３の］レ
クタは変換回路１００の電位点Ｐ１に接続する。この電
位点Ｐ１は半導体接合Ｊ４を経て共通基準電位点Ｍに接
続する。半導体接合Ｊ／４は第４図の例にて述べた関連
する半導体接合を構成する。第２［」ングーテールドー
ベアー１〜ランジスタＴ　２０３．　Ｔ　２０４のエミ
ッタへの共通導線は変換回路１００内に示す電流源Ｓ２
を経てＶ。に接続する。電流源Ｓ２は第４図の例の関連
する電流源Ｓ２の機能を満足するものとする。

１〜ランジスタＴ２Ｏ２のベースにはＣＭ’　ｌ−論理
回路から到来してバス２２０にＴＴＩ−人力信号として
転送すべき信号を供給する。

１〜ランジスタＴ２Ｏ１のベースは選択信号Ａを受信す
る第１変換モードの選択入力信号を構成する。

変換回路１００は第４図の回路に類似しているが、その
回路とは多少異なるものである。

先ず、この第５図の例では電流源Ｓ１の負荷素子を抵抗
の代りにトランジスタＴｚによって構成覆る。この負荷
トランジスタＴｚの極↑ｊ］はエミッタ小ロワＩ−ラン
ジスタ１−１の極性と同じとする。

負荷１〜ランジスタＴ７のエミッタは前述したＪ：うに
、負荷素子の第１接続線を成し、ベースは内在的なＣＭ
Ｉ−レベルの一方のレベルの電位を♀する電位点Ｐ２に
接続される第２接続線を成す。さらに詳）ホするに、電
位点Ｐ２、つまりトランジスタＴｚのベースにはモード
選択信号Ａに対し相補的な信号Ｘを供給する。なお、こ
の信号ＡのレベルはＶ。１　につき説明した゛′第ルベ
ル″と称するレベルである。従って、１〜ランジスタＴ
ｚのベースは第１選択入力に対して相補的に制御される
第２モードの選択入力を成ず。

つぎに、この第５図の例では追加の電流源を第４図につ
き述べた追加の電流源Ｓ３の代りに抵抗値の高い単なる
ベース抵抗Ｒ３によって構成する。

この抵抗を１〜ランジスタＴ１のベースとＶや　との間
に接続する。

変換回路１００の出力端子２７は、ＴＴＩ−論理回路に
よって放出され、かつレベル変換された後にＣＭＩ−入
力回路１２０に供給される信号を搬送する。

イ１お、入力ＣＭＩ−回路１２０は第１差動段３０を示
しであるだ【ノである。この第１差動段に示しであるＶ
Ｆ６　　は第２レベル電圧を示−４゜つぎに第５図の回
路の作動につぎ簡単に説明Ｊる。選択信号Ａが高状態に
ある場合には、１〜ランジスタＴ２Ｏ１が導通し、トラ
ンジスタＴ　２０３も導通づる。これらのトランジスタ
はトランジスタＴ２Ｏ２のベースに供給される信号には
無関係に導通する。半導体接合Ｊ４にはトランジスタＴ
２Ｏ３を経て電流源Ｓ２から電流が供給される。トラン
ジスタＴ２Ｏ４がカット・オフされている場合にはその
トランジスタのコレクタは中継端子２２に対し高インピ
ーダンスを早し、バス２２０を経てＴ　Ｔ　Ｌ論理回路
から到来する信号を受信しなくなる。従って、高状態の
選択信号Ａはモード選択信号、即ちＭＣｌ−入力回路に
対する１″ＴＩ−出力となる。

電位点Ｐ２に供給される信号Ａは−０，４Ｖ程度−３９
＝ の低状態にある。このような条件で、中継端子２２が低
状態にある場合には、１−ランジスタＴ１は導通「ず、
電流源Ｓ１の電流Ｉが負荷トランジスタＴＺに流れて、
端子２７を低状態にし、その電位は（−ｏ、４−Ｖ　　
　（Ｔｚ　）　）ポルｌ〜、即ち約Ｅ −１，２ボルトに相当する。なお、Ｖ　　　（Ｔｚ）Ｅ は負荷トランジスタＴＺのエミッターベース降下電圧を
示す。

中継端子２２の電位が低状態から増大すると、１〜ラン
ジスタＴ１のベース電位はこのトランジスタが導通し始
めるような程度にまで増大する。電流ｌの増加分は１ヘ
ランジスタＴ１によって供給され、この増加分の電流は
負荷１〜ランジスタＴＺを流れている電流から導出され
る。

端子２７の電位がＶＦ６　に相当りる値に達覆ると、第
１差動段３０のスイッチングレベルが得られる。

このような条件下では１〜ランジスタＴｌを流れる電流
ｌの残りの部分は、その電流Ｉの内の１〜ランジスタＴ
１によって供給される電流部分に対して極めて小さい。

中継端２２を経て得られる電位Ｖ４０− は前述した近似式をならし、次式（７１）によって求め
られる。即ち、 ＶＴ−＝Ｒ１・（Ｉ　３　＋　Ｉ／２β）十ｖＪ２＋ｖ
Ｊ８十■、は−ｒＴｌ−論即回路のスイッチングレベル
、即ら半導体接合の順方向降下電圧の２倍に相当するＪ
：うにするのが望ましい。なお、 となるように選定するが、既知の如く、第２レベルＶＲ
２の基準電位は半導体接合の順方向降下電圧と、ＣＭＬ
論理回路のレベルの１／２の偏差分との和に相当する。

最後に、 Ｒ１（１３＋１／２β）二１／２　（ＣＭＬ論理回路の
偏差分）となるように選定する。例えば、ｒ＝　０．５
ｍ　Ａ、　　ｒ　３＝　０，１ｍ　Ａとすれば、抵抗Ｒ
３の値を求めることができる。ＣＭＬ論理回路の１／２
の偏差分を約０．２ポル］〜とすれば、］・ラランジス
タコの増幅度β−５０の場合、Ｒ１゜１．９０　ＫΩと
なり、またトランジスタ　１００の増幅度β−１００の
場合、Ｒ１二１．９５　ＫΩとなる。本発明による回路
を集積化して製造する際における各グループのトランジ
スタの増幅度の変動によっては回路の作動が殆ど影響さ
れないように各素子の値を選定することは容易に成し得
ることである。

中継端子２２の電位がＴＴＬ論理回路の高状態に向って
スイッチングレベルを越して増大すると、負荷トランジ
スタＴｚはカット・オフされる。この際、端子２７は定
電位点Ｐ１によって定められる高状態となる。その理由
は各半導体接合での降下電圧Ｖ　　とＶ　　　（Ｔ１）
が互いに一度相殺すＪＩ　　　　　　ＢＦ るからである。従って、端子２７の高状態の電位は、順
方向に附勢される半導体接合Ｊ４のために共通電位点Ｍ
に対する電圧シフト分が課せられたー０．８ボルト程度
の電位に相当する。

つぎにモード選択信号Ａが低状態にある場合につき考察
する。この際、定電位点Ｐ２に供給される相補信号Ａは
約Ｏポル１〜に相当する高状態にある。また、負荷トラ
ンジスタＴＺは導通しており、これは出力端子２７を−
０，８ポル１〜の高状態にし、この状態は中継端子２２
によって搬送される信号に応答する１〜ランジスタＴ１
によって変更さぼることはできない。変換回路１００は
最早ＴＴＬ論叩回路１００から到来する信号をＣＭＬ回
路１２０に伝送することはできず、この０Ｍ１回路の差
動段３０はその入力端子の高状態でカット・オフされる
。１〜ランジスタＴ２Ｏ１のベースには低状態の信号Ａ
が供給され、トランジスタ対−ｒ　２０１．　Ｔ　２０
２のエミッタ共通導線の電位は、一方のＶＢＥ　による
電圧シフトを考慮して、トランジスタＴ２Ｏ２のベース
に供給されるＣＭＬ論理回路の信号に従うようになる。

トランジスタ対Ｔ　２０３．　Ｔ　２０４におけるトラ
ンジスタＴ２Ｏ４が導通している場合には、電流源Ｓ２
の電流Ｉの一部は低状態に持たらされる中継端子２２か
ら取出され、残りの電流は、電流値■２の値を例えば５
ｍＡのような比較的高い値に選定する場合には半導体接
合Ｊ５から取出される。

ＲＣ＝　２．５にΩとする場合、中継端子２２は共通電
４３− 位点Ｍに対する半導体接合Ｊ５での降下電圧によって定
められる約−０，８ボルトの低状態に持たらされる。

この瞬時にはトランジスタＴ　２０３は電流を放出せず
、半導体接合Ｊ４には給電されないが、中継端子２２は
低状態にあり、トランジスタＴ１はカット・オフしたま
まである。

トランジスタＴ２Ｏ３が導通している場合にはトランジ
スタＴ２Ｏ４がカッ１−・オフされる。この際、Ｖｃｃ
に接続される抵抗ＲＣの影響下で中継端子２２は高状態
にまでは増大しなくなる。電流源Ｓ２の電流Ｉ２はその
一部がトランジスタＴ　２０３を経て半導体接合Ｊ１に
よって供給され、残りの部分は半導体接合Ｊ４によって
供給される。この幹時にトランジスタＴ１は上述した条
性下で作動する。

即ら、そのトランジスタが導通したとすると、これによ
り出力端子２１は高状態の信号Ａによって制御される負
荷トランジスタＴｚにより既に定められた電位と同じ−
０，８ポル１〜の高状態となる。従って、低状態におけ
る選択信号Ａはモード選択信４４− 号、即ちＴＴＩ−入力回路に対するＣＭＬ出力となる。

本発明は」上述した例のみに限定されるものでなく、幾
多の変更を加え得ること勿論である。例えば、上述した
例では特に、Ｔ　Ｔ　Ｌ論理回路とＥ　ＣＬ／ＣＭ　Ｌ
論理回路との間での信号レベル変換にＨｎ　ｌ−ランジ
スタを用いる場合につき述べたが、電源の極性を反転さ
せ、ｐｎｐ　トランジスタを用いても別の要求に応える
変換回路を得ることができることは勿論である。さらに
、第５図の回路では回路の素子数を極めて節約する例に
つき述べたが、この点は本発明の他の例についても云え
ることである。なお、例を挙げて示した数値並びに計算
式は使用１べき回路素子の必要な選択をする上で判り易
くするために例示したに過ぎないものである。

【図面の簡単な説明】

第１図は本発明にによる変換回路並びに第１および第２
論理回路へのその変換回路の主要結線の全体を示す電気
回路図： 第２図は本発明の第１の実施例ににる変換回路の電気回
路図； 第３図は第２図の例の変形例を示１−回路図；第４図は
本発明の第２の実施例に基づく変換回路の電気回路図； 第５図は本発明による変換回路を２つの論理回路間にて
信号を双方向に変換するのに利用づる場合に適用される
第４図の回路の変形例を示す回路図である。 １０・・・変換回路　　　　１１・・・第１論理回路１
２・・・第２論理回路　　１４・・・第１ｉＩ′ｉ流電
源２０・・・第２直流電［２２・・・中継端子２３・・
・直列回路　　　　２７・・・変換回路出力端子２８・
・・：］レクタ端子 ３０・・・第２論理回路の差動入力段 １００・・・変換回路　　　１２０・・・ＣＭＩ−入力
回路２００・・・ＣＭＬ出力回路 ２２０・・・バス　　　　　Ｍ・・・共通基準電位点Ｒ
Ｃ・・・抵抗 Ｔ１・・・エミッタホロワ１〜ランジスタＪ１〜Ｊ　５
・・・半導体接合 Ｐｌ、Ｐ２・・・電位点 Ｓｌ、Ｓ２．Ｓ３，５２１−＠流ｍ Ｒ１，Ｒ２・・・限流抵抗 ７・・・負荷素子　　　　Ｔ７・・・負荷トランジスタ
Ｒ３・・・抵抗（電流源） Ｔ’　２０１．　Ｔ　２０２．　ｌ’　２０３．１’　
２０／ｌ−＋−ランシスタ。 特開昭５９−１０３４２７　（１４）

Claims (1)

1. 【特許請求の範囲】 １、一方の端子（１５）が共通の基準電位点（Ｍ）を成
   す第１直流電源（１４）によって給電され、２つの出力
   信号レベルを早する飽和タイプの一方の第１論理回路（
   １１）と、一方の端子が共通の基準電位点（Ｍ）に接続
   され、他方の端子が前記第１直流電源の他方の端子の電
   圧に対し反対の極性の電位点に接続される第２直流電源
   （２０）によって給電され、前記信号レベルとは別の２
   つの他の信号レベルを呈する非飽和タイプの他方の第２
   論理回路（１２゜１２０、　２００）との間の信号レベ
   ルを変換する変換回路（ｉｏ、　　１ｏｏ）にあって、
   中継端子（２２）が特に第１論理回路（１１）の出力信
   号を受信して、前記変換回路の出力端子（２７）におけ
   る信号を前記第２論理回路の入力に好適なレベルの信号
   に変換するための信号レベル変換回路において、該変換
   回路が、 ベースが一方では第１順方向半導体接合（Ｊｌ）を経て
   共通の基準電位点（Ｍ）の電位に対して所定の電位を呈
   する変換回路における第１電位点（Ｐｌ）に、他方では
   限流素子（２３）を経て中継端子（２２）に接続される
   エミッタホロワトランジスタ（Ｔ１）と：第２直流電源
   （２０）の前記他方の端子（ｖＦｏ　）とエミッタホロ
   ワトランジスタ（Ｔ１）のエミッタとの間に接続される
   定電流源（Ｓｌ）と； 一方の第１接続線（２４）がエミッタホロワトランジス
   タのエミッタに接続され、他方の第２接続線（２５）が
   共通の基準電位点（Ｍ）の電位に対して所定の電位を呈
   する変換回路における第２電位点（Ｐ２）に接続される
   定電流源（Ｓｌ）用の負荷素子（Ｚ、Ｒ，Ｊ。 Ｔｚ　）　： とを具えており、かつ 負荷素子の前記第１接続線（２４）が第２論理回路の入
   力に対する信号を搬送する変換回路の出力端子を成し、
   第２論理回路の入力信号の内の一方のレベルを、エミッ
   タホロワ１−ランジスタ（ＴＩ）がカット・オーツされ
   ている際に定電流源（Ｓｌ）の電流（１）が流れること
   により負荷素子（Ｚ、Ｒ，Ｊ、Ｔｚ　）での電圧降下に
   て変換回路の第２電位点（Ｒ２）の電位に基いて決定し
   、論理回路の入力信号の内の他方のレベルをエミッタホ
   ロワトランジスタ（Ｔ１）が導通している際におけるこ
   のトランジスタのエミッタの電位によって決定するよう
   にしたことを特徴とする信号レベル変換回路。 ２、特許請求の範囲１記載の信号レベル変換回路におい
   て、エミッタホロワ］・ランジスタ（Ｔ１）のベースを
   、限流抵抗（Ｒ１）と少なくとも１個の順方向に接続さ
   れる補足半導体接合（Ｊ２）とを具える直列回路（２３
   ）を経て中継端子（２２）に接続したことを特徴とする
   信号レベル変換回路。 ３、特許請求の範囲２記載の信号レベル変換回路におい
   て、変換回路における所定電位に持たらされる前記第１
   （Ｐｌ）および第２電位点（Ｒ２）を共通の基準電位点
   （Ｍ）に接続し、エミッタホロワトランジスタ（Ｔ１）
   のコレクタ（２８）を前記直列回路（２３）の接続点の
   一方に接続したことを特徴とする信号レベル変換回路。 ４、特許請求の範囲３記載の信号レベル変換回路におい
   て、前記直列回路（２３）が、エミッタホロワ１ヘラン
   ジスタ（Ｔ１）のコレクタを接続する接続点と前記１−
   ランジスタのベースとの間に追加の限流抵抗（Ｒ２）を
   含むようにしたことを特徴どする信号レベル変換回路。 ５、特許請求の範囲２記載の信号レベル変換回路におい
   て、前記第１電位点（Ｐｌ）を関連する半導体接合（Ｊ
   ４）の第１電極（３５）に接続し、該半導体接合の第２
   電極（３６）を共通のＭ準電位点（Ｍ）に接続し、前記
   関連する半導体接合（Ｊ４）の第１電極（３５）と前記
   第２直流電源の前記他方の端子（ＶＥＥ）との間に前記
   半導体接合（Ｊ４）に順方向電流を与える別の関連する
   電流源（Ｓ２）を接続し、かつ前記直列回路（２３）が
   ２個の補足半導体接合（Ｊ２．Ｊ３）を具えるようにし
   たことを特徴とする信号レベル変換回路。 ６、特許請求の範囲５記載の信号レベル変換回路におい
   て、エミッタホロワトランジスタ（Ｔ１）のコレクタ（
   ２ｇ）を共通の基準電位点（Ｍ）に接続したことを特徴
   とする信号レベル変換回路。 ７、特許請求の範囲２〜６のいずれか１つに記載の信号
   レベル変換回路において、エミッタホロワトランジスタ
   （Ｔ１）のベースと第２直流電源の前記他方の端子（Ｖ
   オ　）との間に追加の電流源（Ｓ３）、特に追加のベー
   ス抵抗（Ｒ３）を接続したことを特徴とする信号レベル
   変換回路。 ８、特許請求の範囲５〜１０のいずれか１つに記載の信
   号レベル変換回路において、該回路の前記第２Ｎ位点（
   Ｒ２）を前記第１電位点（Ｐｌ）に接続したことを特徴
   とＪ−る信号レベル変換回路。 ９、特許請求の範囲２〜８のいずれか１つに記載の信号
   レベル変換回路において、負荷素子（Ｚ）を抵抗（Ｒ）
   としたことを特徴とする信号レベル変換回路。 １０、特許請求の範囲２〜８のいずれか１つに記載の信
   号レベル変換回路において、負荷素子（Ｚ）を定電流？
   １！、（Ｓｌ）に対して順方向に接続される半導体接合
   ＬＪ）によって構成したことを特徴とする信号レベル変
   換回路。 １１、特許請求の範囲５〜７のいずれか１つに記載の信
   号レベル変換回路において、負荷素子（７）をエミッタ
   ホロワトランジスタと同一極性を有し、かつ負荷トラン
   ジスタ（Ｔｚ　）として定められるトランジスタによっ
   て構成し、該トランジスタのエミッタが前記第１接続線
   を成し、ベースが第２論理回路の内部レベルの内の一方
   のレベルの電位を呈する前記第２接続線を成し、かつコ
   レクタが共通の基ｔ１モ電位点（Ｍ）に接続されるよう
   にしたことを特徴とする信号レベル変換回路。 １２、中継端子（２２）が、第２０ング−テールドーベ
   アのトランジスタ（Ｔ　２０３．　Ｔ　２０４）の内の
   第１トランジスタ（−ｒ２０３）を制御すべく”　ＯＲ
   ”ゲートどして接続した第１０ング−デールドーペアー
   トランジスタ（Ｔ　２０１゜Ｔ　２０２＞を具えている
   第２論理回路（２００）の出力端子から到来する信号を
   第１論理回路に転送するために受信し得るようにした特
   許請求の範囲１１記載の信号レベル変換回路において、
   第１０ングーテールド−ペアートランジスタ（Ｔ’２０
   １．　Ｔ　２０２）の一方のトランジスタ（Ｔ２０１）
   のベースが第１変換選択入力端子を成し、他方のトラン
   ジスタ（Ｔ　２０２）のベースが第２論理回路用の信号
   を受信する」：うにし、第２０ング−テールドーペアー
   トランジスタの内の第１トランジスタ（Ｔ　２０３）の
   コ１ノクタと共通のＮｔ！ｌ−電位点（Ｍ）との間の結
   線部に前記関連する半導体接合（Ｊ４）を構成する半導
   体接合を段り、前記第２０ング−テールドーペアートラ
   ンジスタに給電する電流源が前記関連する電流源（Ｓ２
   ）を成し、第２０ング−テールビーペアー１〜ランジス
   タの第２トランジスタ＜Ｔ　２０４）の：］レレフを順
   方向半導体接合（Ｊ５）を経て共通の基ｉ１！電位点（
   Ｍ）に接続ザるど共に中継端子（２２）にも直接接続し
   、かつ負荷トランジスタ（Ｔ７）のベースが第１選択入
   力端子に対して相補的に制御される第２選択入力端子を
   成すようにしたことを特徴とＪ゛る信号レベル変換回路
   。