JPS59103150A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPS59103150A JPS59103150A JP21278882A JP21278882A JPS59103150A JP S59103150 A JPS59103150 A JP S59103150A JP 21278882 A JP21278882 A JP 21278882A JP 21278882 A JP21278882 A JP 21278882A JP S59103150 A JPS59103150 A JP S59103150A
- Authority
- JP
- Japan
- Prior art keywords
- level
- microprogram
- processing
- interrupt
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はマイクロプログラムの制御方式に保り、特にレ
ベル制御し且つ複数の被制御対象を多血制御するのに好
適なマイクロプログラムのレベル１ｔｔｌＪ御方式に関
する。
ベル制御し且つ複数の被制御対象を多血制御するのに好
適なマイクロプログラムのレベル１ｔｔｌＪ御方式に関
する。
従来のマイクロプログラムのレベル制御について、入出
力処理装置を例に説明する。入出力処理装置は複数のチ
ャネルと該複数チャイ・ルな制御するチャネル制御装置
とで構成されており、チャネル制御装置はチャネルから
の処理要求をマイクロプログラムへの割込みの形で受付
ける。チャネルが要求する処理は数種類あり、これらの
処理要求はその緊急度に従い優先順位が割付けられてい
る。
力処理装置を例に説明する。入出力処理装置は複数のチ
ャネルと該複数チャイ・ルな制御するチャネル制御装置
とで構成されており、チャネル制御装置はチャネルから
の処理要求をマイクロプログラムへの割込みの形で受付
ける。チャネルが要求する処理は数種類あり、これらの
処理要求はその緊急度に従い優先順位が割付けられてい
る。
この優先順位が処理レベルあるいは単にレベルと呼ばれ
るものであり、チャネル制御装置は、複数のレベルが割
込みを要求している場合は、面位レベルを選択して該レ
ベルの処理を実行するマイクロプログラムを走行せしめ
、また、あるレベルのマイクロプログラムが走行中に、
より高位のレベルが割込みを要求した場合は、走行中の
マイクロプログラムを中断せしめ、割込みを要求してい
るより高位のレベルのマイクロプログラムを走行せしめ
、該高位のレベルのマイクロプログラムの走行が終了す
ると中断せしめられたマイクロプログラムを再び走行せ
しめる。この機能がレベル制御と呼ばれるものである− レベル市ＩＪ御においては、あるレベルのマイクロプロ
グラムの走行中には同位及び下位レベルの割込み要求は
受付けられない。ところで、走行中のマイクロプログラ
ムが柚々の条注分岐を繰返した結果、その後の処理は緊
急性に欠ける処理であることを判別した場合にも、同位
及び下位レベルの割込み要求は走行中のマイクロプログ
ラムの処理が終了するまで受付けられない。例えば、終
了処理の割込み要求は、コマンド・チェインの高速処理
を確保するため、高位のレベルに設定されているが、入
出力制御４’Ｒｋ’Ｒを内蔵している入出力処理装置に
おいて、あるチャネルの終了処理を実行中のマイクロプ
ログラムが該チャネルあるいは該チャネルの入出力制御
機構内に保持されている情報から入出力オペレーション
の過程での障害の発生を認識するとセンス情報の作成、
さらにはデータ・エラーならばエラー・データの誤り修
正等の障害処理を行なう。該障害処理は特に高速性を要
求するものではないし、また、処理時間も長いという特
性を持っている。このような障害処理が終了割込み処理
の中で継続されて実行されると、他のチャネルの終了割
込み処理が受付けられず、その結果、該他のチャネルに
おいてコマンド・オーバランの発生確率が高（なるし、
あるいは、該他のチャネルがバイト・マルチプレクサ・
チャネルならば、その処理要求は一般に低位のレベルに
設定されているので、データ・オーバ・ランの発生確率
が高くなる。
るものであり、チャネル制御装置は、複数のレベルが割
込みを要求している場合は、面位レベルを選択して該レ
ベルの処理を実行するマイクロプログラムを走行せしめ
、また、あるレベルのマイクロプログラムが走行中に、
より高位のレベルが割込みを要求した場合は、走行中の
マイクロプログラムを中断せしめ、割込みを要求してい
るより高位のレベルのマイクロプログラムを走行せしめ
、該高位のレベルのマイクロプログラムの走行が終了す
ると中断せしめられたマイクロプログラムを再び走行せ
しめる。この機能がレベル制御と呼ばれるものである− レベル市ＩＪ御においては、あるレベルのマイクロプロ
グラムの走行中には同位及び下位レベルの割込み要求は
受付けられない。ところで、走行中のマイクロプログラ
ムが柚々の条注分岐を繰返した結果、その後の処理は緊
急性に欠ける処理であることを判別した場合にも、同位
及び下位レベルの割込み要求は走行中のマイクロプログ
ラムの処理が終了するまで受付けられない。例えば、終
了処理の割込み要求は、コマンド・チェインの高速処理
を確保するため、高位のレベルに設定されているが、入
出力制御４’Ｒｋ’Ｒを内蔵している入出力処理装置に
おいて、あるチャネルの終了処理を実行中のマイクロプ
ログラムが該チャネルあるいは該チャネルの入出力制御
機構内に保持されている情報から入出力オペレーション
の過程での障害の発生を認識するとセンス情報の作成、
さらにはデータ・エラーならばエラー・データの誤り修
正等の障害処理を行なう。該障害処理は特に高速性を要
求するものではないし、また、処理時間も長いという特
性を持っている。このような障害処理が終了割込み処理
の中で継続されて実行されると、他のチャネルの終了割
込み処理が受付けられず、その結果、該他のチャネルに
おいてコマンド・オーバランの発生確率が高（なるし、
あるいは、該他のチャネルがバイト・マルチプレクサ・
チャネルならば、その処理要求は一般に低位のレベルに
設定されているので、データ・オーバ・ランの発生確率
が高くなる。
以上の不都合を解決する方法としては、レベルの数を多
くする方法があるが、このような方法は各レベルに対応
した処理要求のより細かい切り分けがハードウェアの負
担となり、さらに処理要求の優先回路、アドレス退避レ
ジスタ等のマイクロプログラム実行制御回路の増加によ
り、バー ドウエア・コストの増大につながる。
くする方法があるが、このような方法は各レベルに対応
した処理要求のより細かい切り分けがハードウェアの負
担となり、さらに処理要求の優先回路、アドレス退避レ
ジスタ等のマイクロプログラム実行制御回路の増加によ
り、バー ドウエア・コストの増大につながる。
本発明の目的は、上記問題点を解決するため、マイクロ
プログラムが処理の途中において、同位あるいは低位の
レベルにレベルを解放するマイクロブグラムのレベル制
御方式を提供することにある。
プログラムが処理の途中において、同位あるいは低位の
レベルにレベルを解放するマイクロブグラムのレベル制
御方式を提供することにある。
上記の目的を達成するために、本発明はレベル対応に割
込み要因フリップフロップを設け、マイクロプログラム
が処理の途中で、制御中の被制御対象に対し該被制御対
象内のレベル対応の割込要因フリップフロップのうちの
任意のフリップフロップをセットすることを指示して処
理を中断し、レベルが長時間専有されることなく解放さ
れるようにする。さらに、一時中断した処理を再び処理
するとぎには、中断前に走行していたレベルとは同じ、
あるいは異なるレベルで処理する。これは、通常、マイ
クロプログラムが一時中断を意図する場合は、その後の
処理には高速性が要求されないので、マイクロプログラ
ムは再割込み先のレベルをより低位なレベルとしてもよ
いことによる。不発明方式によイしば、少ないレベル数
で、よす多数のレベル制御の効果に匹敵する効果を発揮
することが可能どなる。
込み要因フリップフロップを設け、マイクロプログラム
が処理の途中で、制御中の被制御対象に対し該被制御対
象内のレベル対応の割込要因フリップフロップのうちの
任意のフリップフロップをセットすることを指示して処
理を中断し、レベルが長時間専有されることなく解放さ
れるようにする。さらに、一時中断した処理を再び処理
するとぎには、中断前に走行していたレベルとは同じ、
あるいは異なるレベルで処理する。これは、通常、マイ
クロプログラムが一時中断を意図する場合は、その後の
処理には高速性が要求されないので、マイクロプログラ
ムは再割込み先のレベルをより低位なレベルとしてもよ
いことによる。不発明方式によイしば、少ないレベル数
で、よす多数のレベル制御の効果に匹敵する効果を発揮
することが可能どなる。
以下、本発明の一実施例について詳細に説明するが、説
明を容易にするため、レベル数は４、チャネル数も４台
の入出力処理装置の例で説明する。
明を容易にするため、レベル数は４、チャネル数も４台
の入出力処理装置の例で説明する。
第１図は本発明の一実施例のブロック図である。
第１図においで、１０〜４ｏはそれぞれチャネル０〜３
であり、５０はチャネル制御装随である。１０８．１１
８．１２８．１３８はチャネル１ｏからの割込み信号線
で、それぞれレベル０〜３に対応する。チャネル囚から
の割込み信号線２０８．２１８．２２８．２３８、チャ
ネル３０からの割込み信号１３０８．３１８．３２８．
３３８及びチャネル４ｏからの割込み信号線４ＯＳ、４
１８．４２８．４３８についても同様である。１０７．
１１７．１２７．１３７は各々割込み信号線ｉｏｓ、１
１８．１２８．１３８の出力元となるフリップフロップ
である。５１０は優先選択回路であり、１０８．１１８
、・・・、４２８．４３８の１６本の割込み信号酵のう
ち、その値が論理値「ｌ」であり、且つ、現走行レベル
より高位のレベルの割込み信号を、レベルとチャネル番
号から優先選択し、被優先選択チャネル番号をコード化
して出力する。
であり、５０はチャネル制御装随である。１０８．１１
８．１２８．１３８はチャネル１ｏからの割込み信号線
で、それぞれレベル０〜３に対応する。チャネル囚から
の割込み信号線２０８．２１８．２２８．２３８、チャ
ネル３０からの割込み信号１３０８．３１８．３２８．
３３８及びチャネル４ｏからの割込み信号線４ＯＳ、４
１８．４２８．４３８についても同様である。１０７．
１１７．１２７．１３７は各々割込み信号線ｉｏｓ、１
１８．１２８．１３８の出力元となるフリップフロップ
である。５１０は優先選択回路であり、１０８．１１８
、・・・、４２８．４３８の１６本の割込み信号酵のう
ち、その値が論理値「ｌ」であり、且つ、現走行レベル
より高位のレベルの割込み信号を、レベルとチャネル番
号から優先選択し、被優先選択チャネル番号をコード化
して出力する。
マイクロプログラムが割込み受付は可能な状況になると
、優先選択回路５１０の出力信号はレジスタ５２０ヘセ
ツトされる。即ち、レジスタ５２０は走行中のマイクロ
プログラムがサービスしているチャネル番号を保持する
ものである。レジスタ５２０の出力はデコーダ５３０に
よりデコードされ、デコード出力信号ｆｌ！５６０〜５
６３はいづれか一つの信号線が論理値「１」となる。信
号縁５６０〜５６３はそれぞれチャネル０〜３に対応し
ており、例えばレジスタ５２０の内容が「０」であると
、信号縁５６０が論理値「１」となる。
、優先選択回路５１０の出力信号はレジスタ５２０ヘセ
ツトされる。即ち、レジスタ５２０は走行中のマイクロ
プログラムがサービスしているチャネル番号を保持する
ものである。レジスタ５２０の出力はデコーダ５３０に
よりデコードされ、デコード出力信号ｆｌ！５６０〜５
６３はいづれか一つの信号線が論理値「１」となる。信
号縁５６０〜５６３はそれぞれチャネル０〜３に対応し
ており、例えばレジスタ５２０の内容が「０」であると
、信号縁５６０が論理値「１」となる。
５４０はマイクロプログラムが格納されている制御メモ
リ（図示せず）の読出しレジスタであり、】マシンサイ
クル毎に１マイクロ命令がセットされる。５５０はレジ
スタ５４０の内容をデコードする回路である。本発明に
より新規に設けたマイクロプログラムが制御中のチャネ
ルに対して割込みを要求し、且つ、割込み先のレベルを
Ｎ’Ｊｔする機能Ｙ有するマイクロ命令（以下新命令と
呼ぶ。）がレジスタ５４０ヘセツトされると、デコーダ
５５０はその出力信号線５７０〜５７３のいづ搾か１本
を論理値「１」とする。信号＃Ｊ５７０〜５７Ｉ３は各
々レベル０〜３に対応して左り、新命令が割込み先のレ
ベルとして例えばレベル２を指定していると、信号線５
７２が論理値１’−Ｉ Ｊとなる。
リ（図示せず）の読出しレジスタであり、】マシンサイ
クル毎に１マイクロ命令がセットされる。５５０はレジ
スタ５４０の内容をデコードする回路である。本発明に
より新規に設けたマイクロプログラムが制御中のチャネ
ルに対して割込みを要求し、且つ、割込み先のレベルを
Ｎ’Ｊｔする機能Ｙ有するマイクロ命令（以下新命令と
呼ぶ。）がレジスタ５４０ヘセツトされると、デコーダ
５５０はその出力信号線５７０〜５７３のいづ搾か１本
を論理値「１」とする。信号＃Ｊ５７０〜５７Ｉ３は各
々レベル０〜３に対応して左り、新命令が割込み先のレ
ベルとして例えばレベル２を指定していると、信号線５
７２が論理値１’−Ｉ Ｊとなる。
一方、１００．１１０．１２０．１３０けアンド回路で
ある。１０２．１１２．１２２．１３２はマイクロプロ
グラムにより、割込みを指示されたことを保持するフリ
ップフロップであり、そオｔぞれかレベル０〜３に対応
する。１０４．１１４．１２４．１３４は従来からの割
込み要求信号であり、オア回路１０５．１１５．１２５
．１３５により、フリップフロップ１０２．１１２．１
２２．１３２の出力信号１０３．１１３．１２３．１３
２とオアされて割込み信号出力元となるフリップフロッ
プ１０７．１１７．１２７．１３７をセットする。
ある。１０２．１１２．１２２．１３２はマイクロプロ
グラムにより、割込みを指示されたことを保持するフリ
ップフロップであり、そオｔぞれかレベル０〜３に対応
する。１０４．１１４．１２４．１３４は従来からの割
込み要求信号であり、オア回路１０５．１１５．１２５
．１３５により、フリップフロップ１０２．１１２．１
２２．１３２の出力信号１０３．１１３．１２３．１３
２とオアされて割込み信号出力元となるフリップフロッ
プ１０７．１１７．１２７．１３７をセットする。
割込みが受付もれると、フリップフロップ１０７．１１
７．１２７．１３７はリセットされるが、フリップフロ
ップ１０２．１１２．１２２．１３２はリセットさ才ｔ
ない。フリップフロップ１０２．１１２．１２２．１３
２は走行中のレベル番号とチャネル番号により選択され
る。第１図では省略したが、選択回路の出力信号１１１
はマ・イクロプログラムによりテスト可能と１よってお
り、テスト終ｒ後、当該レベルの新命令による割込み回
数がＯでｅ＋ｔｔば、マイクロプログラムによりリセッ
トさγしる。該テストはマイクロプログラムが耕命常に
よる割込みか否かを判別するために必要な機ｎじである
。
７．１２７．１３７はリセットされるが、フリップフロ
ップ１０２．１１２．１２２．１３２はリセットさ才ｔ
ない。フリップフロップ１０２．１１２．１２２．１３
２は走行中のレベル番号とチャネル番号により選択され
る。第１図では省略したが、選択回路の出力信号１１１
はマ・イクロプログラムによりテスト可能と１よってお
り、テスト終ｒ後、当該レベルの新命令による割込み回
数がＯでｅ＋ｔｔば、マイクロプログラムによりリセッ
トさγしる。該テストはマイクロプログラムが耕命常に
よる割込みか否かを判別するために必要な機ｎじである
。
次に一動作例について説明する。走行中のマイクロプロ
グラムのレベルが１であり、該マイクロプログラムの制
ｊｉｌｌ中のチャネルが０番、即ち信号縁５６０が論理
値Ｉｌｌである時に、マイクロプログラムがＡｉＪ記新
６６令を発行し、割込み先レベルとしてレベル２を指示
して処理を中断状態のままで終了すると、新命令発行サ
イクルにお（・て信号縁５７２が偏埋値ｒｌＪとなり、
アンド回路１２０のアンド条件が成（７てフリップフロ
ップ１２２がセットさ扛る。従って、オア回路１２５を
介してフリップフロップ１２７がセットさ扛、信号＃１
２８が論理イ直１１」となつ又、０番のチャネル１０は
レベル２で割込４を安来する。この時、マイクロプログ
ラムは他の処理を開妬している。チャネル制御装置犯か
信号線１２８の割込み安水を受付けｉｉＪ能な状態にな
ると、前記レベル１おいて中断状Ｌ−のまま終了した処
理は、レベル２にｊ６いて再開さｒることになる。
グラムのレベルが１であり、該マイクロプログラムの制
ｊｉｌｌ中のチャネルが０番、即ち信号縁５６０が論理
値Ｉｌｌである時に、マイクロプログラムがＡｉＪ記新
６６令を発行し、割込み先レベルとしてレベル２を指示
して処理を中断状態のままで終了すると、新命令発行サ
イクルにお（・て信号縁５７２が偏埋値ｒｌＪとなり、
アンド回路１２０のアンド条件が成（７てフリップフロ
ップ１２２がセットさ扛る。従って、オア回路１２５を
介してフリップフロップ１２７がセットさ扛、信号＃１
２８が論理イ直１１」となつ又、０番のチャネル１０は
レベル２で割込４を安来する。この時、マイクロプログ
ラムは他の処理を開妬している。チャネル制御装置犯か
信号線１２８の割込み安水を受付けｉｉＪ能な状態にな
ると、前記レベル１おいて中断状Ｌ−のまま終了した処
理は、レベル２にｊ６いて再開さｒることになる。
なお、新ｆｉｉｉ箭の発行に際して、マイクロプログラ
ムは割込み先レベル毎に中断状態情報をチャネル制御装
置内の内部メモリに保持しておき、紺命令による割込み
時に処理の丹ｉ＋ ’ｉｓ 轍として使用する。又、こ
の中断状態情報の一部には、ν［砧今による割込み要求
回数が含まれており、該別込み回数は新命令により当該
レベルか割込み先レベルとして指定される度に＋１され
、新命令による割込みが受付けられると−１されるよう
になっている。
ムは割込み先レベル毎に中断状態情報をチャネル制御装
置内の内部メモリに保持しておき、紺命令による割込み
時に処理の丹ｉ＋ ’ｉｓ 轍として使用する。又、こ
の中断状態情報の一部には、ν［砧今による割込み要求
回数が含まれており、該別込み回数は新命令により当該
レベルか割込み先レベルとして指定される度に＋１され
、新命令による割込みが受付けられると−１されるよう
になっている。
第２図はレベル専有時間と割込み要求の待ち時間との関
係を示した図で、（ａ）図が従来方式、（ｂ）図が本発
明方式である。いずれも、実線がレベル専有時間を示し
、夷ａ直下の破線が割込み要求の待ち時間を示す。
係を示した図で、（ａ）図が従来方式、（ｂ）図が本発
明方式である。いずれも、実線がレベル専有時間を示し
、夷ａ直下の破線が割込み要求の待ち時間を示す。
いま、第２図（ａ）において、ｔｏでレベル１０割込み
要求が発生すると、該レベル１はｔｌかも処理が開始さ
れる。その後、ｔ４でレベル０にスチールされるが、ｔ
６からレベル１の処理が継続し、ｔｌｆｉで終了する。
要求が発生すると、該レベル１はｔｌかも処理が開始さ
れる。その後、ｔ４でレベル０にスチールされるが、ｔ
６からレベル１の処理が継続し、ｔｌｆｉで終了する。
ｔ７で他のナヤネルからレベル１への割込みが要Ｘされ
ているが、レベルｌはｔｌ５まで専有されているので、
該同位レベルの割込みは受は付けられない。
ているが、レベルｌはｔｌ５まで専有されているので、
該同位レベルの割込みは受は付けられない。
第２図（ｂＪは本発明を通用した場合のレベル専有時間
を第２図（ａ）と同一条件下でシミュレートしたもので
ある。第２図（ｂ）において、ｔｏで発生したレベル１
への割込み要求がｔｌで受は付けられ、ｔｌから処理が
開始されるのは第２図（ａ）と同様である。
を第２図（ａ）と同一条件下でシミュレートしたもので
ある。第２図（ｂ）において、ｔｏで発生したレベル１
への割込み要求がｔｌで受は付けられ、ｔｌから処理が
開始されるのは第２図（ａ）と同様である。
しかし、レベル１で走行中のマイクロプログラムが、ｔ
３において、以後の処理は緊急性を要求していないので
処理を継続する必要が無いと判別し、前記新命令を発行
し、処理を中断状態のままで終了して、レベル２へ割込
みを指示する。したがって、ｔ３において、割込みを要
求してレベルＯの処理が開始されるとともに、レベル２
に対する割込み要求が前記新命令の実行結果として発生
する。
３において、以後の処理は緊急性を要求していないので
処理を継続する必要が無いと判別し、前記新命令を発行
し、処理を中断状態のままで終了して、レベル２へ割込
みを指示する。したがって、ｔ３において、割込みを要
求してレベルＯの処理が開始されるとともに、レベル２
に対する割込み要求が前記新命令の実行結果として発生
する。
ｔ５においてレベルＯの処理が終了すると、レベル２０
刷込み要求が受は付けられて、処理か開始される。その
後、ｔ７で発生した他のチャネルのレベル１への割込み
要求は、第２図（ａ）では’１５までＣ）待ち時間を必
要としたが、第２図（ｂ）ではＬ・′ベル１が専有され
ていないので、ｔ８においてスチールさ１する。
刷込み要求が受は付けられて、処理か開始される。その
後、ｔ７で発生した他のチャネルのレベル１への割込み
要求は、第２図（ａ）では’１５までＣ）待ち時間を必
要としたが、第２図（ｂ）ではＬ・′ベル１が専有され
ていないので、ｔ８においてスチールさ１する。
以上のように、不発明によ不しばレペルレ乞増加せず、
即ちハードウェアの大規模な増加無しに、緊急性の商い
処理の割込み要求が侵い待ち時間を必要とせずに受は付
は可能であり、効率の良いレベル制御が実現できる。特
（（人出処理装置においては、コマンド・オーバラン、
データ・オーバランの発生率の改嵜に効果がある。
即ちハードウェアの大規模な増加無しに、緊急性の商い
処理の割込み要求が侵い待ち時間を必要とせずに受は付
は可能であり、効率の良いレベル制御が実現できる。特
（（人出処理装置においては、コマンド・オーバラン、
データ・オーバランの発生率の改嵜に効果がある。
第１図は本発明の一実施例のブロック図、第２図（ａ）
、（ｂ）はレベル専有時間と割込み要求の待ち時間との
関係を示す図である。 ｌＯ〜４０・・・チャネル０〜３．５ｏ・・・チャネル
＊＋Ｊ＋１１装置、５７０〜５７３・・・レベル０〜３
へ再割込みを指示する信号線、１０２．１１２．１２２
．１３２．・・・レベルＯ〜３の再割込み指示を保持す
るノリノブフロップ、１０７．１１．７．１２７．１３
７山レベルＯ〜３の割込４信号を円方するフリップフロ
ップ、５１（）・・・優先順位回路。 第２図（４） ｔｏ ｔｌ ｔ２ ｔ３１４ ｔ５ ｔＧ ｔ７ ｔｊ
ｔ９ ｔｌｏｔｌｌ ｔｊ２ ｔｊ３ ｔ１４ｔ１５
ｔ１６ ｔ１７ｔｌｔ１９１２０第２図（ｂ）
、（ｂ）はレベル専有時間と割込み要求の待ち時間との
関係を示す図である。 ｌＯ〜４０・・・チャネル０〜３．５ｏ・・・チャネル
＊＋Ｊ＋１１装置、５７０〜５７３・・・レベル０〜３
へ再割込みを指示する信号線、１０２．１１２．１２２
．１３２．・・・レベルＯ〜３の再割込み指示を保持す
るノリノブフロップ、１０７．１１．７．１２７．１３
７山レベルＯ〜３の割込４信号を円方するフリップフロ
ップ、５１（）・・・優先順位回路。 第２図（４） ｔｏ ｔｌ ｔ２ ｔ３１４ ｔ５ ｔＧ ｔ７ ｔｊ
ｔ９ ｔｌｏｔｌｌ ｔｊ２ ｔｊ３ ｔ１４ｔ１５
ｔ１６ ｔ１７ｔｌｔ１９１２０第２図（ｂ）
Claims (1)
- （］）マイクロプログラムの処理レベル対応に割込み要
因フリップフロップを設け、該別込み要因フリップ７０
ツブの５￥１の任意の７リツプフロツプのセットを特定
マイクロ命令により指示し、マイクロプログラムが前記
特定マイクロ命令を発行することにより任意のレベルへ
の割込みを要求することを特徴とするマイクロプログラ
ム制御方式（２）前記割込み要因フリップフロップをマ
イクロプログラムの制御下にある１以上の被制御対象毎
に設け、マイクロプログラムが制御中の被制御対象に対
して特定マイクロ命令を発行することにより、当該被制
御対象に任意のレベルへの割込みを要求することを特徴
とする特許請求の範囲第１ＪＪＪ記載のマイクロプログ
ラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21278882A JPS59103150A (ja) | 1982-12-06 | 1982-12-06 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21278882A JPS59103150A (ja) | 1982-12-06 | 1982-12-06 | マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59103150A true JPS59103150A (ja) | 1984-06-14 |
Family
ID=16628388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21278882A Pending JPS59103150A (ja) | 1982-12-06 | 1982-12-06 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59103150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62160537A (ja) * | 1985-12-31 | 1987-07-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 割込み処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5181536A (ja) * | 1975-01-16 | 1976-07-16 | Hitachi Ltd | |
| JPS57161934A (en) * | 1981-03-30 | 1982-10-05 | Fujitsu Ltd | Microprogram controlling system |
-
1982
- 1982-12-06 JP JP21278882A patent/JPS59103150A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5181536A (ja) * | 1975-01-16 | 1976-07-16 | Hitachi Ltd | |
| JPS57161934A (en) * | 1981-03-30 | 1982-10-05 | Fujitsu Ltd | Microprogram controlling system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62160537A (ja) * | 1985-12-31 | 1987-07-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 割込み処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5083261A (en) | Dynamically alterable interrupt priority circuit | |
| US4695945A (en) | Processor I/O and interrupt filters allowing a co-processor to run software unknown to the main processor | |
| JPS59103150A (ja) | マイクロプログラム制御方式 | |
| US5483566A (en) | Method and apparatus for modifying the contents of a register via a command bit | |
| JP2903525B2 (ja) | ジョブ管理方式 | |
| JPS63636A (ja) | タスク制御方式 | |
| JPH10207716A (ja) | 割り込みマスク制御方式 | |
| JPS5920031A (ja) | デ−タ転送装置 | |
| JPH11327921A (ja) | 計算機システムに於けるスレッド優先度制御装置、及びスレッド優先度制御方法 | |
| JPS6310464B2 (ja) | ||
| JPH0115094B2 (ja) | ||
| JPS62212755A (ja) | チヤネル制御装置 | |
| JPS6191727A (ja) | 情報引継ぎ方式 | |
| JPH0658654B2 (ja) | 割込み受付け制御方式 | |
| JPH01184546A (ja) | シングルチップマイクロコンピュータ | |
| JPS59172030A (ja) | デ−タチヤネル制御方式 | |
| JPS59177633A (ja) | デ−タ・チエイニング制御方式 | |
| JPS61243559A (ja) | 二重化処理システム | |
| JPH03154919A (ja) | 付加演算装置制御方式 | |
| JPS6029137B2 (ja) | チヤネル制御方式 | |
| JPS61253569A (ja) | チヤネルコマンド語先取り方式 | |
| JPS6063662A (ja) | マルチプロセツサシステム | |
| JPS58176729A (ja) | チヤネル制御方式 | |
| JPS62103748A (ja) | チヤネルコマンド語洗取り方式 | |
| JP2000322271A (ja) | 入出力割り込み制御方式 |