JPS59172030A - デ−タチヤネル制御方式 - Google Patents
デ−タチヤネル制御方式Info
- Publication number
- JPS59172030A JPS59172030A JP4740583A JP4740583A JPS59172030A JP S59172030 A JPS59172030 A JP S59172030A JP 4740583 A JP4740583 A JP 4740583A JP 4740583 A JP4740583 A JP 4740583A JP S59172030 A JPS59172030 A JP S59172030A
- Authority
- JP
- Japan
- Prior art keywords
- data channel
- priority
- channel device
- access request
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は複数のデータチャネル装置を並列に制御する場
合の優先順位の決定方法に関するものである。
合の優先順位の決定方法に関するものである。
ｆｂｌ 技術の背景
複数のデータチャネル装置を並列に、制御するチャネル
制御装置において処理の優先順位を決定する方法として
、一般にはデータチャネル装置番号によって固定的に決
定しておく方法が知られている。この場合、データチャ
ネル装置の優先制御は簡単になるがそれぞれのデータチ
ャネル装置に接続されている入出力装置の動作に着目し
たきめ細かい優先制御ができない為、データチャネル装
置を並列に制御する上でもっと柔軟性のある優先順位の
決定方法が望まれていた。
制御装置において処理の優先順位を決定する方法として
、一般にはデータチャネル装置番号によって固定的に決
定しておく方法が知られている。この場合、データチャ
ネル装置の優先制御は簡単になるがそれぞれのデータチ
ャネル装置に接続されている入出力装置の動作に着目し
たきめ細かい優先制御ができない為、データチャネル装
置を並列に制御する上でもっと柔軟性のある優先順位の
決定方法が望まれていた。
ｆｃｌ 従来技術の問題点
複数台のデータチャネル装置を並列に制御するチャネル
制御装置において、従来はデータチャネル装置番号によ
って固定的に優先順位を定めていた為優先順位の低いデ
ータチャネル装置の入出力装置ではデータ転送等比較的
早い処理が必要な場合にも、該データチャネル装置の優
先順位が惨い為に該処理が待たされ、場合によってはオ
ーバランとなることも起こり、該入出力装置に対して効
率の良いサービスをすることができない問題があった。
制御装置において、従来はデータチャネル装置番号によ
って固定的に優先順位を定めていた為優先順位の低いデ
ータチャネル装置の入出力装置ではデータ転送等比較的
早い処理が必要な場合にも、該データチャネル装置の優
先順位が惨い為に該処理が待たされ、場合によってはオ
ーバランとなることも起こり、該入出力装置に対して効
率の良いサービスをすることができない問題があった。
ｆｄｌ 発明の目的
本発明は上記従来の欠点に鑑み、データチャネル装置−
に接続されている入出力装置の動作に適合した効率の良
い優先制御を行う方式を提供することを目的とするもの
である。
に接続されている入出力装置の動作に適合した効率の良
い優先制御を行う方式を提供することを目的とするもの
である。
ｔｅｌ 発明の構成
そしてこの目的は、本発明によれば複数台のデータチャ
ネル装置を並列に制御できるチャネル制御装置において
、従来のデータチャネル装置番号のみによる優先順位決
定方法に加えて、更にデータチャネル装置に接続されて
いる入出力装置に従ったアクセス要求の内容に依って優
先順位を決定する方法を考えることによって達成される
。
ネル装置を並列に制御できるチャネル制御装置において
、従来のデータチャネル装置番号のみによる優先順位決
定方法に加えて、更にデータチャネル装置に接続されて
いる入出力装置に従ったアクセス要求の内容に依って優
先順位を決定する方法を考えることによって達成される
。
（ｆ） 発明の実施例
以下本発明の実施例を図面によって説明する。
先づ、各々のデータチャネル装置が持っているアクセス
要求には大きく分けて次のものがある。
要求には大きく分けて次のものがある。
ａ：命令１割り込み、で優先順位の高いもの。
ｂ：命令１割り込み、で優先順位の低いもの。
Ｃ：データ転送で優先順位の高いもの。
ｄ：データ転送で優先順位の低いもの。
である。これらの−例をデータチャネル装置の動作から
拾うと次のものがある。
拾うと次のものがある。
ａ；中央制御装置（以下ＣＰＵという）からデータチャ
ネル装置に起動をかける時に実効されるチャネルアドレ
ス語フェッチ、指令誌フェッチでありデータチャネル装
置が入出力装置に対するコマンドを受は取るアクセス要
求である。
ネル装置に起動をかける時に実効されるチャネルアドレ
ス語フェッチ、指令誌フェッチでありデータチャネル装
置が入出力装置に対するコマンドを受は取るアクセス要
求である。
ｂ：データチャネル装置が命令の実効中にエラーを検出
した時に行うチャネルステータス語ストア等と言った命
令１割り込み処理の終結情報をｃｐｕに送出するアクセ
ス要求である。
した時に行うチャネルステータス語ストア等と言った命
令１割り込み処理の終結情報をｃｐｕに送出するアクセ
ス要求である。
Ｃ：データ転送でデータチャネル装置が入出力装置に対
しｔデータを送出する場合又は入出力装置からデータを
受り取る場合の主記憶装置（以下ＭＳという）に対する
アクセス要求である。
しｔデータを送出する場合又は入出力装置からデータを
受り取る場合の主記憶装置（以下ＭＳという）に対する
アクセス要求である。
ｄ：データ転送でＭＳをアクセスする前の論理アドレス
から実アドレスへ変換する時にＣＰＵに対して行うアク
セス要求である。
から実アドレスへ変換する時にＣＰＵに対して行うアク
セス要求である。
上記ａ、ｂ、ｃ、ｄはあくまでも一例であって、そのシ
ステム構成によって内容が変化したり、また他のアクセ
ス要求が存在することは明らかである。
ステム構成によって内容が変化したり、また他のアクセ
ス要求が存在することは明らかである。
上記ａ、 ｂ、 ｃ、 ｄのアクセス要求の中で
一般的な動作での優先順位を考えると、Ｃが一番高く続
いてａ、ｄ、ｂの順序となる。これらの優先順位を仮に
レベル１とすると、各々のデータチャネル装置について
もそれぞれレベルｌの優先順位がありデータチャネル装
置間で全く同じアクセス要求があれば、従来では装置単
位による優先順位がとられ次に上記レベル１の一つが選
択される。
一般的な動作での優先順位を考えると、Ｃが一番高く続
いてａ、ｄ、ｂの順序となる。これらの優先順位を仮に
レベル１とすると、各々のデータチャネル装置について
もそれぞれレベルｌの優先順位がありデータチャネル装
置間で全く同じアクセス要求があれば、従来では装置単
位による優先順位がとられ次に上記レベル１の一つが選
択される。
装置番号による優先順位を仮にレベル２とすると、従来
はレベル１がなく、レベル２でのみ優先順位がとられて
いたのでレベル２で高い優先順位に決定してしまった後
は、レベルｌでの高い優先順位のアクセス要求があって
もレベル２での優先順位が低い為に、レベル２での高い
優先順位に決定したデータチャネル装置の低いアクセス
要求に抑えられてしまって、データチャネル装置に対し
て効率の良い制御が出来ないということになる。
はレベル１がなく、レベル２でのみ優先順位がとられて
いたのでレベル２で高い優先順位に決定してしまった後
は、レベルｌでの高い優先順位のアクセス要求があって
もレベル２での優先順位が低い為に、レベル２での高い
優先順位に決定したデータチャネル装置の低いアクセス
要求に抑えられてしまって、データチャネル装置に対し
て効率の良い制御が出来ないということになる。
本発明は上記欠点を無くするために、まずレベル１で優
先順位をとり、若しデータチャネル装置間で同一のアク
セス要求があった時のみレベル２で最終順位を決定する
ことにより効率の良い制御を可能にするものである。
先順位をとり、若しデータチャネル装置間で同一のアク
セス要求があった時のみレベル２で最終順位を決定する
ことにより効率の良い制御を可能にするものである。
第１図において、ｌはチャネル制御装置、２゜３・・・
・はデータチャネル装置であって、ごのデータチャネル
装置からのアクセス要求をａ、ｂ。
・はデータチャネル装置であって、ごのデータチャネル
装置からのアクセス要求をａ、ｂ。
ｃ、ｄで示している。そしてデータチャネル装置からの
アクセス要求はシステムの構成によって決まるものであ
って、上記のアクセス要求はその一例を示したものであ
る。
アクセス要求はシステムの構成によって決まるものであ
って、上記のアクセス要求はその一例を示したものであ
る。
まず、従来方式による優先順位の決定方法がらみでみる
と、このときはレベル２だけであるのでａ、ｂ、ｃ、ｄ
の区別は無く単なる装置間の順位が決まるだけである。
と、このときはレベル２だけであるのでａ、ｂ、ｃ、ｄ
の区別は無く単なる装置間の順位が決まるだけである。
今データチャネル装置間の優先順位をデータチャネル装
置Ａ２＞データチャネル装置Ｂ３とすると、データチャ
ネル装置Ａ２の優先順位が全てのアクセス要求に対して
データチャネル装置Ｂ３よりも高いということになる。
置Ａ２＞データチャネル装置Ｂ３とすると、データチャ
ネル装置Ａ２の優先順位が全てのアクセス要求に対して
データチャネル装置Ｂ３よりも高いということになる。
これにデークチャネル装置のアクセス要求ａ。
ｂ、ｃ、ｄの優先順位、つまりレベルｌの考えを導入す
ると、具体的にはＡｃ＞Ａａ＞Ａｄ＞、Ａｂ＞Ｂｃ＞Ｂ
ａ＞Ｂｄ＞Ｂｂの優先順位となり、例えばアクセス要求
としてみた時優先順位の高いＢｃ；／＋１ＪＴｈ先され
ない問題があった。
ると、具体的にはＡｃ＞Ａａ＞Ａｄ＞、Ａｂ＞Ｂｃ＞Ｂ
ａ＞Ｂｄ＞Ｂｂの優先順位となり、例えばアクセス要求
としてみた時優先順位の高いＢｃ；／＋１ＪＴｈ先され
ない問題があった。
然し、本発明を実施した場合、レベル１の優先順位をと
り、次にレベル２の優先順位をとることになるので結果
的にはＡｃ＞１３ｃ＞Ａａ＞１３ａ＞Ａ ｄ ＞ ’Ｂ
ｄ ＞ Ａ ｂ ＞ Ｂ ｂとなり、ｃ ＞ａ ＞ｄ
＞ｂというアクセス要求による順位が優先され、装置
番号による優先順位に左右されない優先制御ができる利
点がある。この場合の１実施例を第２図に示す。本図に
示す優先回路は通常のナンド回路のみで構成されている
ので、その接続論理をみることによって、上記優先順位
が得られることは容易に理解されよう。
り、次にレベル２の優先順位をとることになるので結果
的にはＡｃ＞１３ｃ＞Ａａ＞１３ａ＞Ａ ｄ ＞ ’Ｂ
ｄ ＞ Ａ ｂ ＞ Ｂ ｂとなり、ｃ ＞ａ ＞ｄ
＞ｂというアクセス要求による順位が優先され、装置
番号による優先順位に左右されない優先制御ができる利
点がある。この場合の１実施例を第２図に示す。本図に
示す優先回路は通常のナンド回路のみで構成されている
ので、その接続論理をみることによって、上記優先順位
が得られることは容易に理解されよう。
（ｇｌ 発明の効果
以上詳細に説明したように、本発明によればデータチャ
ネル装置の動作に対する優先順位が、従来のように装置
番号で決定されるのではなくデータチャネル装置に接続
されている入出力装置の動作に対応したアクセス要求に
従った優先制御ができるので、該データチャネル装置の
動作に会った効率の良い優先制御の方法を提供できる効
果がある。
ネル装置の動作に対する優先順位が、従来のように装置
番号で決定されるのではなくデータチャネル装置に接続
されている入出力装置の動作に対応したアクセス要求に
従った優先制御ができるので、該データチャネル装置の
動作に会った効率の良い優先制御の方法を提供できる効
果がある。
本発明の１実施例を示す図である。
図において、工はチャネル制御装置、２．３はデータチ
ャネル装置、ａ、ｂ、ｃ、ｄはデータチャネル装置から
のアクセス要求の種類を示す。
ャネル装置、ａ、ｂ、ｃ、ｄはデータチャネル装置から
のアクセス要求の種類を示す。
ψθぐ 缶り＃ 襞！、 士、３ヒ１１情り殻置琴
１ 図 、Ｗ、ｚ 目
１ 図 、Ｗ、ｚ 目
Claims (1)
- 複数台のデータチャネル装置を制御し得るチャネル制御
装置において、上記データチャネル装置の優先制御を行
うのに上記データチャネル装置からの中央制御装置又は
主記憶装置に対するアクセス要求の種類によって優先順
位を決定した後、データチャネル装置番号による優先制
御を行うことを特徴とするデータチャネル制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4740583A JPS59172030A (ja) | 1983-03-22 | 1983-03-22 | デ−タチヤネル制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4740583A JPS59172030A (ja) | 1983-03-22 | 1983-03-22 | デ−タチヤネル制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59172030A true JPS59172030A (ja) | 1984-09-28 |
Family
ID=12774206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4740583A Pending JPS59172030A (ja) | 1983-03-22 | 1983-03-22 | デ−タチヤネル制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59172030A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247443A (ja) * | 1986-03-20 | 1987-10-28 | Fujitsu Ltd | チヤネル制御方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49122939A (ja) * | 1973-03-26 | 1974-11-25 | ||
| JPS5076943A (ja) * | 1973-11-02 | 1975-06-24 |
-
1983
- 1983-03-22 JP JP4740583A patent/JPS59172030A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49122939A (ja) * | 1973-03-26 | 1974-11-25 | ||
| JPS5076943A (ja) * | 1973-11-02 | 1975-06-24 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247443A (ja) * | 1986-03-20 | 1987-10-28 | Fujitsu Ltd | チヤネル制御方式 |
| JPH054703B2 (ja) * | 1986-03-20 | 1993-01-20 | Fujitsu Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4438489A (en) | Interrupt pre-processor with dynamic allocation of priority levels to requests queued in an associative CAM | |
| US6317427B1 (en) | Method and apparatus for adaptive port buffering | |
| US5794072A (en) | Timing method and apparatus for interleaving PIO and DMA data transfers | |
| US6141713A (en) | Bus arbitrator with a hierarchical control structure | |
| JPS60112164A (ja) | ダイナミツクに変更可能な割込み優先回路 | |
| US10628348B2 (en) | Memory module with reduced read/write turnaround overhead | |
| JPS59172030A (ja) | デ−タチヤネル制御方式 | |
| US20090235003A1 (en) | Memory control device and memory control method | |
| JPS60120450A (ja) | バッファメモリ制御方式 | |
| JP2001051855A (ja) | メモリ分割管理方式 | |
| KR100257071B1 (ko) | 디앰에이 컨트롤러 및 이를 이용한 디앰에이 요구신호 우선순위 변경방법 | |
| US20240126443A1 (en) | Memory controller including arbiter, memory system and operation method of the memory controller | |
| JP2001222382A (ja) | ディスク装置 | |
| JPH0227596A (ja) | 半導体メモリ | |
| JPH0535640A (ja) | チヤネル優先判定回路 | |
| JPS60123954A (ja) | スタック処理方式 | |
| JPH05189349A (ja) | チャネル優先判定回路 | |
| JPH08147256A (ja) | 外部割込み制御回路 | |
| JPS60142450A (ja) | 記憶システム | |
| JPH07210446A (ja) | 優先順位判別装置 | |
| JPH035849A (ja) | 記憶装置アクセス選択方式 | |
| JPS59177656A (ja) | プログラム切替制御装置 | |
| JPS6039265A (ja) | デ−タ転送方式 | |
| JPH06314249A (ja) | データ転送装置 | |
| JPS5920031A (ja) | デ−タ転送装置 |