JPS59177656A - プログラム切替制御装置 - Google Patents
プログラム切替制御装置Info
- Publication number
- JPS59177656A JPS59177656A JP5294383A JP5294383A JPS59177656A JP S59177656 A JPS59177656 A JP S59177656A JP 5294383 A JP5294383 A JP 5294383A JP 5294383 A JP5294383 A JP 5294383A JP S59177656 A JPS59177656 A JP S59177656A
- Authority
- JP
- Japan
- Prior art keywords
- program
- register
- information
- processing
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、複数の演算処理装置？有する情報処理システ
ムにおけるプログラム切替制御装置に関する。
ムにおけるプログラム切替制御装置に関する。
一般に、この種の情報処理システムでは、該情報処理シ
ステム内で処理される複数のプログラムに対してそれぞ
れ処理優先順位が設定され、常に優先順位の高いプログ
ラムから演算処理装置が側渦てられるようピグログラム
切替制御が行なわれている。
ステム内で処理される複数のプログラムに対してそれぞ
れ処理優先順位が設定され、常に優先順位の高いプログ
ラムから演算処理装置が側渦てられるようピグログラム
切替制御が行なわれている。
プログラムの切替制御が発生するのは、該情報処理ンス
テムに％新しく処理すべきプログラムが投入された時、
それ以前に何らかの事情によシ処理保留となっていたプ
ログラムか再ひ処理可能となった時、いままで演算処理
装置を割当てられ処理中であったプログラムが何らかの
事情によシ処理保留となった時、いままで処理中であっ
たプログラムが終了した時、または処理中あるいは演算
処理装置の割当てを待っているプログラムの処理優先順
位に変更のあった時などである。
テムに％新しく処理すべきプログラムが投入された時、
それ以前に何らかの事情によシ処理保留となっていたプ
ログラムか再ひ処理可能となった時、いままで演算処理
装置を割当てられ処理中であったプログラムが何らかの
事情によシ処理保留となった時、いままで処理中であっ
たプログラムが終了した時、または処理中あるいは演算
処理装置の割当てを待っているプログラムの処理優先順
位に変更のあった時などである。
プログラムの切替制御が発生すると、最初に演算処理装
置の割当て全待っているプログラム群の中から最も処理
優先順位の高い第１のプログラムが選択される。次にこ
の第１のプログラムの処理優先順位と演算処理装置が既
に割当てられている第２のプログラム群の処理優先順位
とが次々に比較される。第１のグログラムおよび第２の
プログラム群の中で最も低い処理優先順位を有するプロ
グラムが第１のプログラムであった場合には演箕処理装
ｋを割当てられるプログラムの切替えは行なわれず、既
に演算処理装置を割当てられていたプログラムはその−
ｈｔもとの演算処理装置を割当てられたまま処理が続行
される。また、第１のプログラムおよび第２のプログラ
ム群の中で最も低い処理優先順位を有するプログラムが
第２のプログラム群の中の一つのプログラムであった場
合には、該プログラムが割当てられていた演算処理装（
至）は第１のプログラムに割当てが変えられ第１のプロ
グラムの処理が開始される。
置の割当て全待っているプログラム群の中から最も処理
優先順位の高い第１のプログラムが選択される。次にこ
の第１のプログラムの処理優先順位と演算処理装置が既
に割当てられている第２のプログラム群の処理優先順位
とが次々に比較される。第１のグログラムおよび第２の
プログラム群の中で最も低い処理優先順位を有するプロ
グラムが第１のプログラムであった場合には演箕処理装
ｋを割当てられるプログラムの切替えは行なわれず、既
に演算処理装置を割当てられていたプログラムはその−
ｈｔもとの演算処理装置を割当てられたまま処理が続行
される。また、第１のプログラムおよび第２のプログラ
ム群の中で最も低い処理優先順位を有するプログラムが
第２のプログラム群の中の一つのプログラムであった場
合には、該プログラムが割当てられていた演算処理装（
至）は第１のプログラムに割当てが変えられ第１のプロ
グラムの処理が開始される。
上記のプログラム切替制御の一連の動作の中で第１のプ
ログラムおよび第２のプログラム群の中から最も処理優
先順位の低いプログラムを選択する動作は、２つのプロ
グラム°の処理優先順位の比較１判定、処理優先順位の
低い側のプログラムの選択という３つの動作を演算処理
装置の数だけ繰り返す必要がある。
ログラムおよび第２のプログラム群の中から最も処理優
先順位の低いプログラムを選択する動作は、２つのプロ
グラム°の処理優先順位の比較１判定、処理優先順位の
低い側のプログラムの選択という３つの動作を演算処理
装置の数だけ繰り返す必要がある。
この結果、演算処理装置の数の増加にともなうプログラ
ム切替制御に消費する時間の増大が情報処理システムの
性能低下を招くという欠点がある。
ム切替制御に消費する時間の増大が情報処理システムの
性能低下を招くという欠点がある。
発明の目的
本発明の目的は複数の演算処理装置を有する情報処理シ
ステムにおけるプログラム切替制御全高速化し、プログ
ラム切替制御にともなう情報処理ンステＡの性能低下を
軽減するようにしたプログラム切替制御装置を提供する
ことにある。
ステムにおけるプログラム切替制御全高速化し、プログ
ラム切替制御にともなう情報処理ンステＡの性能低下を
軽減するようにしたプログラム切替制御装置を提供する
ことにある。
発明の構成
前記目的を達成するため複数個の演算処理装置を有する
情報処理システム内の本発明の装置は。
情報処理システム内の本発明の装置は。
複数個の演算処理装置が処理中のプログラムの該情報処
理システムにおける処理優先順位を示す複数語の情報を
各演算処理装置に対応させてそれぞれ記憶する記憶手段
と。
理システムにおける処理優先順位を示す複数語の情報を
各演算処理装置に対応させてそれぞれ記憶する記憶手段
と。
該情報処理システムで処理されるプログラムの処理針先
順位を示す情報を保持する第１の保持手段と、 前記記憶手段から読出された第１の情報１語と前記第１
の保持手段に保持されている第２の情報ヶ比戟し処理針
先順位として前記第１の情報が第２の情報よシ低いとき
第１の情報を第１の保持手段の新しい内容としてとｐ込
むよう指示する比較手段と、 前記比軟手段からの（ｂ示により第１の保持手段の内容
が更新されたことを示す情報を保持する第２の保持手段
とを含む。
順位を示す情報を保持する第１の保持手段と、 前記記憶手段から読出された第１の情報１語と前記第１
の保持手段に保持されている第２の情報ヶ比戟し処理針
先順位として前記第１の情報が第２の情報よシ低いとき
第１の情報を第１の保持手段の新しい内容としてとｐ込
むよう指示する比較手段と、 前記比軟手段からの（ｂ示により第１の保持手段の内容
が更新されたことを示す情報を保持する第２の保持手段
とを含む。
発明の実施例
次に本発明について図面を参照して詳細に説明する。
図を参照すると、本発明の一実施例は、複数語からなる
記憶手段ｌＯ，レジスタ２０．比較回路３０、レジスタ
４０．および記憶手段１０のアドレスを保持するアドレ
スレジスタ５ｏから構成されている。
記憶手段ｌＯ，レジスタ２０．比較回路３０、レジスタ
４０．および記憶手段１０のアドレスを保持するアドレ
スレジスタ５ｏから構成されている。
前記記憶手段ＩＯには、演算処理装置を割当てられてい
る演算処理装置の数だけのプログラムの処理優先順位が
格納されておシ、各演算処理装置に対応するプログラム
の処理優先順位は、アドレスレジスタ５０の指定により
読出すことができる。
る演算処理装置の数だけのプログラムの処理優先順位が
格納されておシ、各演算処理装置に対応するプログラム
の処理優先順位は、アドレスレジスタ５０の指定により
読出すことができる。
レジスタ２０はプログラムの処理優先順位を保持するた
めのものであバ最初演算処理装置を割当てられていない
１０グラム群の中から最も処理優先順位の高いプログラ
ムが選択され、該プログラムの処理優先順位がレジスタ
２ｏの内容とじて設定される。レジスタ２０の入力はま
た記憶手段１０の出力にも接続されておシ、比較回路３
０の指示により記憶手段■０から読出されたデータがレ
ジスタ２０の新しい内容として再設定される。
めのものであバ最初演算処理装置を割当てられていない
１０グラム群の中から最も処理優先順位の高いプログラ
ムが選択され、該プログラムの処理優先順位がレジスタ
２ｏの内容とじて設定される。レジスタ２０の入力はま
た記憶手段１０の出力にも接続されておシ、比較回路３
０の指示により記憶手段■０から読出されたデータがレ
ジスタ２０の新しい内容として再設定される。
比較回路３０にはその入力として記憶手段ＩＯおよびレ
ジスタ２ｏの出力が与えられておシ、それぞれの出力デ
ータが該情報処坤システム内で処理されるプログラムの
処理優先順位として比較され、レジスタ２０の内容が記
憶手段１０から読出されたデータよりも処理優先順位と
して高順位の場合には、記憶手段ＩＯからの読出しデー
タがレジスタ２０の新しい内容として再設定されるよう
にレジスタ２０に指示する。
ジスタ２ｏの出力が与えられておシ、それぞれの出力デ
ータが該情報処坤システム内で処理されるプログラムの
処理優先順位として比較され、レジスタ２０の内容が記
憶手段１０から読出されたデータよりも処理優先順位と
して高順位の場合には、記憶手段ＩＯからの読出しデー
タがレジスタ２０の新しい内容として再設定されるよう
にレジスタ２０に指示する。
比較回路３０からの指示によシレジスタ２０に記憶手段
１０からの読出しデータが取込まれた場合には、レジス
タ４０はこれ全記憶し、以後その内容をプログラムの切
替制御が終了するまで保持しつづける。
１０からの読出しデータが取込まれた場合には、レジス
タ４０はこれ全記憶し、以後その内容をプログラムの切
替制御が終了するまで保持しつづける。
前記アドレスレジスタ５０は前記記憶手段１０に格納さ
れている該情報処理システム内の複数個の演算処理装置
に割当てられているプログラムの処理優先順位を演算処
理装置をアドレスレジスタ５０で指定することによシ読
出すのに使用される。
れている該情報処理システム内の複数個の演算処理装置
に割当てられているプログラムの処理優先順位を演算処
理装置をアドレスレジスタ５０で指定することによシ読
出すのに使用される。
以上の構成からなる本実施例においてプログラム切香制
御は以下に示すように遂行される。
御は以下に示すように遂行される。
最初レジスタ２０には演算処理装置が制光てられていな
いプログラム群の中で最も処理優先順位の高いプログラ
ムの処理優先順位がその内容として設定される。次に、
記憶手段ｌＯに格納されている演算処理装置の数だけの
プログラムの処理優先順位がレジスタ２０および比較回
路３０に次々に供給される。この時レジスタ２０および
比較回路３０は記憶手段１０から読出されたプログラム
の処理優先順位とレジスタ２０に保持されているプログ
ラムの処理優先順位のうち処理優先順位の低い方のデー
タをレジスタ２０の次の内容として選択し設定する動作
を一度に行なう。
いプログラム群の中で最も処理優先順位の高いプログラ
ムの処理優先順位がその内容として設定される。次に、
記憶手段ｌＯに格納されている演算処理装置の数だけの
プログラムの処理優先順位がレジスタ２０および比較回
路３０に次々に供給される。この時レジスタ２０および
比較回路３０は記憶手段１０から読出されたプログラム
の処理優先順位とレジスタ２０に保持されているプログ
ラムの処理優先順位のうち処理優先順位の低い方のデー
タをレジスタ２０の次の内容として選択し設定する動作
を一度に行なう。
記憶手段ＩＯに格納されている演算処理装置の割当てら
れている全てのプログラムの処理優先順位を示すデータ
がレジスタ２０および比較回路３０に供給され終った時
レジスタ２０には演算処理装置を割当てられていないプ
ロダラムの中で最も処理優先順位の高いプログラムの処
理優先順位および記憶手段１０に格納されている演算処
理装置を割当てられているプログラム群の処理優先順位
のうち最も低い処理優先順位が保持されておシ、レジス
タ４０にはレジスタ２０に保持されている最も低い処理
優先順位を有するプログラムの処理優先順位が最初に設
定された演算処理装置を割当てられていないプログラム
の処理優先順位であるか否かを示す内容が保持されてお
υ、レジスタ４０の内容を参照することにより実際にプ
ログラムの切替動作全行うか否かが決定される。
れている全てのプログラムの処理優先順位を示すデータ
がレジスタ２０および比較回路３０に供給され終った時
レジスタ２０には演算処理装置を割当てられていないプ
ロダラムの中で最も処理優先順位の高いプログラムの処
理優先順位および記憶手段１０に格納されている演算処
理装置を割当てられているプログラム群の処理優先順位
のうち最も低い処理優先順位が保持されておシ、レジス
タ４０にはレジスタ２０に保持されている最も低い処理
優先順位を有するプログラムの処理優先順位が最初に設
定された演算処理装置を割当てられていないプログラム
の処理優先順位であるか否かを示す内容が保持されてお
υ、レジスタ４０の内容を参照することにより実際にプ
ログラムの切替動作全行うか否かが決定される。
発明の効果
本発明にはプログラムの処理優先順位全比枚する場合に
比較・判定・選択という一連の動作をレジスタと比較回
路により同時に行なうこととし、この処理時間を軽減で
きるという効果がある。
比較・判定・選択という一連の動作をレジスタと比較回
路により同時に行なうこととし、この処理時間を軽減で
きるという効果がある。
図は本発明の一実施例を示す図である。
１０・・・・・・複数語からなる記憶手段、２０・・・
・・・レジスタ、３０・・・・・・比較回路、４０・・
・・・・レジスタ。 ５０・・・・・・アドレスレジスタ。
・・・レジスタ、３０・・・・・・比較回路、４０・・
・・・・レジスタ。 ５０・・・・・・アドレスレジスタ。
Claims (1)
- 【特許請求の範囲】 複数個の演算処理装置を有する情報処理システム内のプ
ログラム切替制御装置において。 前記複数個の演算処理装置が処理中のプログラムの該情
報処理システムにおける処理優先順位を示す複数語の情
報全台演算処理装置に対応させて瓢 記憶する記憶手段
と。 該情報処理システムで処理されるプログラムの処理優先
ｊ−位ケ示す情報を保持する第１の保持手段と 前記記憶手段から読出された第１の情報のうちの１語と
、前記第１の保持手段からの第２の情報とを比較し該情
報処理システムにお、けるプログラムの処理役先順位と
して前記第１の情報が前記第２の情報より低いときに前
記第１の保持手段の保持内容Ｙｃ＠記第１の情報に更新
するように指示する比較手段と、 前記比較手段の指示に応答して前記第１の保持手段の保
持内容が更新されたことを示す情報を保持する第２の保
持手段とを含むことを特徴とするプログラム切替制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294383A JPS59177656A (ja) | 1983-03-29 | 1983-03-29 | プログラム切替制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294383A JPS59177656A (ja) | 1983-03-29 | 1983-03-29 | プログラム切替制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59177656A true JPS59177656A (ja) | 1984-10-08 |
Family
ID=12928946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5294383A Pending JPS59177656A (ja) | 1983-03-29 | 1983-03-29 | プログラム切替制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59177656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288037A (ja) * | 1985-10-11 | 1987-04-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 信号処理システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56121167A (en) * | 1980-02-27 | 1981-09-22 | Nec Corp | Data processing equipment |
-
1983
- 1983-03-29 JP JP5294383A patent/JPS59177656A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56121167A (en) * | 1980-02-27 | 1981-09-22 | Nec Corp | Data processing equipment |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288037A (ja) * | 1985-10-11 | 1987-04-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 信号処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0378423B1 (en) | DMA controller | |
| US3614745A (en) | Apparatus and method in a multiple operand stream computing system for identifying the specification of multitasks situations and controlling the execution thereof | |
| EP0106669A2 (en) | Operating system supervisor | |
| JPH05204679A (ja) | Ｉ／ｏ割込みサブクラスの認識方法 | |
| JPS6220589B2 (ja) | ||
| JPH02267634A (ja) | 割込み処理装置 | |
| JPH06236344A (ja) | 複数データ転送要求間の仲裁方法と装置 | |
| US5809335A (en) | Data transfer apparatus capable of handling DMA block transfer interruptions | |
| EP0055623B1 (en) | Direct memory-access mode for a high-speed memory system | |
| US3245047A (en) | Selective data transfer apparatus | |
| US7093254B2 (en) | Scheduling tasks quickly in a sequential order | |
| JPS59177656A (ja) | プログラム切替制御装置 | |
| JPH01125644A (ja) | データ転送装置 | |
| JP2001256044A (ja) | データ処理装置 | |
| JP2004213666A (ja) | Ｄｍａモジュールとその操作方法 | |
| JP3982077B2 (ja) | マルチプロセッサシステム | |
| JP3105554B2 (ja) | 割込みコントローラ | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| GB2030331A (en) | Real-time Data Processing System for Processing Time Period Commands | |
| JP2000040057A (ja) | 計算機システム、バッファ制御装置及び転送方法 | |
| JPH01309445A (ja) | データ転送方式 | |
| JP2534797B2 (ja) | キュ―イング制御方式 | |
| JPH0454544A (ja) | メモリアクセス制御装置 | |
| JPS60142450A (ja) | 記憶システム | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 |